[发明专利]闪存器件的形成方法

说明书

本发明提供一种闪存器件的形成方法，方法包括：提供一半导体衬底；于半导体衬底的表面形成栅氧化层，并于位于存储区的栅氧化层的表面形成栅极结构，于位于逻辑区的栅氧化层的表面形成外围多晶硅层；通过刻蚀工艺刻蚀位于漏区区域的栅极结构以形成第一窗口；通过刻蚀工艺刻蚀外围多晶硅层以形成外围多晶硅栅，其中，外围多晶硅栅与位于存储区的栅极结构之间形成有第二窗口；于第一窗口及第二窗口内填充高致密性的第一介质层；通过自对准刻蚀工艺刻蚀位于源区区域的栅极结构以形成第三窗口；于第三窗口内形成具有较大孔隙的第二介质层。通过本发明解决了现有的于闪存器件的源端形成空气间隙时无法使得漏端填充效果得到保证的问题。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种闪存器件的形成方法。

背景技术

NOR型ETOX闪存存储器(以下简称NOR闪存)因具有高读取速度、高可靠性及芯片内执行能力而成为目前应用最为广泛的非易失性存储器之一。而随着制造技术的进步以及市场上对大容量、高密度、低功耗NOR闪存的需求增加，NOR闪存已经由大规模量产的65nm/55nm节点逐步向40nm+节点的研发与量产过渡。更小技术节点的NOR闪存的源端多晶硅栅极间隙比65nm/55nmNOR闪存的源端多晶硅栅极间隙进一步减少，导致多晶硅栅极彼此之间的耦合效应会继续增大，从而影响到闪存器件的性能及可靠性。在更低节点的NOR闪存研发过程中，需要开发新的工艺流程以减弱其耦合效应，提升器件性能和可靠性。

目前，减小位于源端多晶硅栅耦合效应的有效方法是使用更低介电常数的填充介质。在可选的填充介质中，因空气具有很低的介电常数(空气的相对介电常数约为1)，因此，以空气间隙(Air Gap)替换二氧化硅(二氧化硅的相对介电常数约为3.9)作为源端多晶硅栅之间的填充材料来减弱耦合效应。而NOR闪存漏端空间较大，位于其两侧的多晶硅栅耦合效应很弱，对器件性能和可靠性的影响可以忽略。但是，和多个源端共用一个Pickup的结构不同，NOR闪存的每个bit都必须有独立的漏端Pickup，而且，考虑到漏端Pickup后续的Contact工艺，需要保证漏端具有良好的填充，因此，漏端不能使用Air Gap工艺。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存器件的形成方法，用于解决现有的于闪存器件的源端形成空气间隙时无法使得漏端填充效果得到保证的问题。

为实现上述目的及其他相关目的，本发明提供一种闪存器件的形成方法，所述方法包括：

步骤1)提供一半导体衬底，其分为存储区及逻辑区，且所述存储区包括源区区域和漏区区域；

步骤2)于所述半导体衬底的表面形成栅氧化层，并于位于所述存储区的所述栅氧化层的表面形成栅极结构，于位于所述逻辑区的所述栅氧化层的表面形成外围多晶硅层，其中，所述栅极结构包括浮栅多晶硅层、栅间介质层及控制栅多晶硅层；

步骤3)通过刻蚀工艺刻蚀位于所述漏区区域的所述栅极结构直至漏出所述栅氧化层以形成第一窗口；

步骤4)通过刻蚀工艺刻蚀所述外围多晶硅层以形成外围多晶硅栅，其中，所述外围多晶硅栅与位于所述存储区的所述栅极结构之间形成有第二窗口；

步骤5)于所述第一窗口及所述第二窗口内填充高致密性的第一介质层；

步骤6)通过自对准刻蚀工艺刻蚀位于所述源区区域的所述栅极结构直至漏出所述栅氧化层以形成第三窗口；

步骤7)于所述第三窗口内填充具有较大孔隙的第二介质层。

可选地，在于所述半导体衬底的表面形成所述栅氧化层之前，所述方法包括：对所述源区区域进行自对准离子注入以形成源区的步骤，此时，所述半导体衬底内具有浅沟槽。

可选地，在进行自对准离子注入工艺之后及形成所述栅氧化层之前，所述方法包括：于所述浅沟槽内形成填充层以得到浅沟槽隔离结构的步骤。