[发明专利]一种提升芯片验证效率的方法、系统、存储介质及设备

权利要求书

1.一种提升芯片验证效率的方法，其特征在于，包括以下步骤：

对于FPGA原型验证中芯片的实现流程，通过人机交互界面显示并依次执行所述实现流程的多个阶段；

通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果；

基于所述分析结果对所述当前阶段进行优化，并在优化结束后通过所述按钮继续执行上一步骤，直到最终分析结果满足验证要求。

2.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果包括：

通过所述界面的按钮启动执行初始检查阶段，并同步运行质量评估指令，以对所述初始检查阶段的执行情况进行分析；

响应于所述质量评估指令运行完成，在所述建议窗口显示芯片设计的时序收敛值以及待复查项目，所述时序收敛值用于确定芯片设计时序的收敛程度，所述待复查项目为RTL设计阶段和综合阶段中出现问题的项目。

3.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果还包括：

通过所述界面的按钮启动执行优化设计阶段，并同步运行失败查询指令、质量建议指令及时序总结指令，以对所述优化设计阶段的执行情况进行分析；

响应于所述失败查询指令运行完成，在所述建议窗口显示资源使用情况表，所述资源使用情况表包括资源使用量推荐比例、实际资源使用量比例和复查状态；

响应于所述质量建议指令运行完成，在所述建议窗口显示新优化建议，所述新优化建议为前一阶段的质量优化建议与所述当前阶段的质量优化建议的累积信息；

响应于所述时序总结指令运行完成，判断所述建议窗口中的最差负时序裕量的值是否为负数，若为负数，在所述建议窗口显示所述优化设计阶段的异常指标，并通过数据库分析模块分析所述异常指标后将相应的优化建议显示在所述建议窗口。

4.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果还包括：

通过所述界面的按钮启动执行布局设计阶段，并同步运行硬件使用指令、设计分析指令、质量建议指令及时序总结指令，以对所述布局设计阶段的执行情况进行分析；

响应于所述硬件使用指令运行完成，在所述建议窗口显示FPGA内部各类资源的使用率；

响应于所述设计分析指令运行完成，在所述建议窗口显示芯片设计的逻辑等级和拥塞等级。

5.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果还包括：

通过所述界面的按钮启动执行布线设计阶段，并同步运行设计分析指令、质量建议指令及时序总结指令，以对所述布线设计阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果，所述分析结果包括最差负时序裕量和最差保持时序裕量的值。

6.根据权利要求1所述的方法，其特征在于，还包括：

通过设置所述按钮的形状、颜色及亮灭状态表示不同阶段的执行状态。

7.根据权利要求1所述的方法，其特征在于，所述界面包括指令窗口，所述指令窗口用于显示所述分析指令。