[发明专利]一种时钟树结构及其实现方法

说明书

本发明公开一种时钟树结构及其实现方法，涉及时钟树技术领域，该时钟树结构包括主干和分支时钟网络，所述主干时钟网络从外部引进，由第一级缓冲单元和第二级缓冲单元组成，主干可以水平也可以垂直，所述分支时钟网络从主干时钟网络引出，由第二级缓冲单元到第三级缓冲单元组成，分支时钟驱动L*L大小的窗口内的负载，即第三级缓冲单元以树状结构推动第四级缓冲单元，以此类推，推动到第n级缓冲单元和门控时钟单元。有益效果在于：通过建立主干和分支时钟网络搭建了的时钟树结构，减少了时钟网络上的缓冲单元的数量，降低了芯片功耗；主时钟树和子时钟网络起到公共路径的作用，减少了时钟树的级数，减少了OCV对时钟的影响，最终的时序收敛容易。

技术领域

本发明涉及时钟树技术领域，特别是涉及一种时钟树结构及其实现方法。

背景技术

专用集成电路技术的发展中，伴随着工艺的进步，芯片规模越来越大，时钟信号对集成电路的性能，功耗有着重大的影响。

传统时钟树结构是从一个时钟源(clock source)到时序器件的时钟接受端(clock sink)的一种树状结构，其通过插入缓冲单元或者反向器解决时钟源多扇出和高负载，保证时钟信号完整、无偏差地传输到电路的时序器件的时钟信号端，然而由于时序器件的物理位置的不一致，同一个时钟源到达任意多个时序器件的时钟信号端肯定是不一致的，这就产生了时钟偏斜(clock skew)和插入延迟(insertion delay)的问题。另外，晶体管本身对于环境参数敏感，插入缓冲单元或者反向器级数较多，公共路径(common path)很短，受片上误差(OCV)影响较大，就会产生过度悲观问题。

由此产生了多种时钟网络结构：树状结构、网络结构和脊柱状结构。树状结构虽然简洁优美有利于控制时钟偏斜和整体的时钟延迟，但或是对布线要求较高，灵活性较低，或是缓冲单元(buffer)的级数太多，受OCV影响较大；网状结构通常会有较小的时钟偏斜,并且有较好的抗干扰能力，但是较多的冗余的互联，会增加功耗，同时也会受芯片布局的限制，导致可能会出现无法实现情况；脊柱状结构通常会有较小的时钟偏斜，并且有较好的抗干扰能力，但是时钟脊柱结构后(clock spine)的叶子节点还需要加上连线优化到触发器才能满足时钟偏斜的要求，并且先进工艺中互联线的寄生电容电阻影响越来越大，为了保证时钟信号完整，脊柱结构的主干(trunk)和分支(tributary)需要上下左右加屏蔽线(shielding net)，占用很多绕线资源。

发明内容

本发明所要解决的技术问题是对现有的时钟树的搭建方法进行改进，降低芯片功耗，降低时序收敛的难度提供一种新的时钟树及实现方法，降低芯片功耗，降低时序收敛的难度。

本发明为解决上述技术问题采用以下技术方案：

一种时钟树结构，包含主干时钟网络和分支时钟网络，所述主干时钟网络从外部引进，，所述主干时钟网络由第一级缓冲单元和第二级缓冲单元组成，所述第一级缓存单元在外部引进端口，所述第二级缓冲单元等间距排列在中轴线上，所述分支时钟网络从第二级缓冲单元输出端引出，所述分支时钟网络由第二级缓冲单元到第三级缓冲单元组成，所述第三级缓冲单元垂直于主干时钟网络放置，第三级缓冲单元以树状结构推动第四级缓冲单元，依次推动到第n级缓冲单元和门控时钟单元。

作为本发明一种时钟树结构的进一步优选方案，所述主干时钟网络方向为水平或垂直，主干时钟网络是一个或多个；所述第三级缓冲单元分别驱动L*L大小窗口的负载；其中，L*L大小窗口的负载个数小于或等于N个，N是设计需求所规定的最大扇出限定值。

作为本发明一种时钟树结构的进一步优选方案，所述第一级缓冲单元、第二级缓冲单元、第三级缓冲单元和第n级缓冲单元均可替换成偶数级反相器。

一种基于时钟树结构的实现方法，具体包含如下步骤：

步骤1，判断时钟根节点后面是否有多级门控时钟，打平门控时钟单元展平化处理为一级；