[发明专利]一种通过选择性外延改善器件性能的方法

说明书

本发明提供一种通过选择性外延改善器件性能的方法，提供硅基底，硅基底上设有相互间隔的栅极结构；在栅极结构之间的源漏区形成凹槽；在凹槽内生长籽晶层；在籽晶层中注入硼原子以提高籽晶层中硼的浓度，注入硼原子后的籽晶层形成第一缓冲层；在凹槽内的第一缓冲层上形成外延体层；在外延体层上形成帽层。本发明采用离子注入辅助生长外延层的方法，使得外延层中硼的浓度能够大大提高，可以极大满足器件需求，提高PMOS的器件性能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种通过选择性外延改善器件性能的方法。

背景技术

在28nm及以下的工艺节点中，PMOS选择性外延SiGe工艺被广泛应用于应力增强。基于目前的EPI结构，它包括L1、L2和L3三层。由于L1是缓冲层，该层硼浓度较低，约为2E19。在14FF器件批次上，发现PMOS VT滚降问题。因此，需要提高PMOS性能并减少短通道VT。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种通过选择性外延改善器件性能的方法，用于解决现有技术中PMOS开启电压衰减的问题。

为实现上述目的及其他相关目的，本发明提供一种通过选择性外延改善器件性能的方法，至少包括：

步骤一、提供硅基底，所述硅基底上设有相互间隔的栅极结构；在所述栅极结构之间的源漏区形成凹槽；

步骤二、在所述凹槽内生长籽晶层；

步骤三、在所述籽晶层中注入硼原子以提高所述籽晶层中硼的浓度，注入硼原子后的籽晶层形成第一缓冲层；

步骤四、在所述凹槽内的所述第一缓冲层上形成外延体层；

步骤五、在所述外延体层上形成帽层。

优选地，步骤一中的所述栅极结构包括多晶硅结构、位于所述多晶硅结构上的介质层；依附于所述多晶硅结构和所述介质层侧壁的侧墙。

优选地，步骤一中通过干法刻蚀在所述栅极结构之间的所述硅基底形成所述凹槽。

优选地，步骤一中的所述源漏区为14nm的PMOS器件的源漏区、28nm的低压PMOS器件的源漏区或28nm的HK金属栅的PMOS器件的源漏区。

优选地，步骤二中的所述籽晶层为SiGe。

优选地，步骤三中注入硼原子后进行快速退火工艺以激活硼。

优选地，步骤二中生长所述籽晶层所使用的外延气体包括SiH2Cl2.SiH4、GeH4、PH3、HCL、H2、N2，其中H2和N2为载气。

优选地，步骤二中的所述外延气体SiH2Cl2.SiH4、GeH4、PH3、HCL的流量分别为1～1000sccm；所述载气H2和N2的流量分别为1～50slm。

优选地，步骤二中生长籽晶层的工艺温度范围为500～800℃，压力为1～100torr。

优选地，步骤三中的所述第一缓冲层中的硼的浓度约为2E20 atom/cm3。

如上所述，本发明的，具有以下有益效果：本发明采用离子注入辅助生长外延层的方法，使得外延层中硼的浓度能够大大提高，可以极大满足器件需求，提高PMOS的器件性能。

附图说明

图1显示为本发明中的位于硅基底上的栅极结构以及凹槽的结构示意图；

图2显示为本发明中的籽晶层注入硼后的结构示意图；

图3显示为本发明中形成外延体层后的结构示意图；

图4显示为本发明中在外延体层上形成帽层后的结构示意图；