[发明专利]半导体器件

说明书

本发明提供半导体器件。在一个实施例中，本发明提供的一种半导体器件，包括：应用处理器(AP)芯片；和直接接合到该AP芯片的存储器芯片，其中该存储器芯片包括基板、位于该基板上的非易失性存储器结构和位于该基板中的至少一个沟槽电容器。

技术领域

本公开一般涉及半导体技术领域，更进一步地涉及半导体器件。

背景技术

先进的(advanced)图形处理单元(Graphics Processing Unit，GPU)和专用人工智能(Artificial Intelligence，AI)处理器利用最先进的5nm(纳米)硅工艺节点，正在推动AI的快速发展。

由于急剧增加的转换速率，高性能处理器需要更高的稳态和峰值电流，与此同时，其需要在增加高速I/O的数量的情形下在较低的电压下运行。这种趋势正在加速并不断挑战电源系统设计人员，以确保在供电网络(Power Delivery Network，PDN)中以低损耗向处理器内核提供足够的电力。

金属-绝缘体-金属(Metal-Insulator-Metal，MIM)或基于高K值的深沟槽电容器(High-K based Deep Trench Capacitor，HK DTC)等去耦电容器通常用于降低配电系统的阻抗。为了满足先进的(advanced)AI和高性能计算(High-Performance Computing，HPC)组件极其苛刻的电源完整性(Power Integrity，PI)要求，基于高K值的深沟槽电容器已通过硅通孔(Through Silicon Via，TSV)和用于芯片-晶圆-基板(Chip-on-Wafer-on-Substrate，CoWoS)集成的精细间距互连被集成在硅中介层中。

希望提供高性能的去耦电容器以降低压降(voltage drop)，并提供低功耗存储器以降低功耗。

发明内容

本发明提供半导体器件。

在一个实施例中，本发明提供的一种半导体器件，包括：应用处理器(AP)芯片；和直接接合到该AP芯片的存储器芯片，其中该存储器芯片包括基板、位于该基板上的非易失性存储器结构和位于该基板中的至少一个沟槽电容器。

在一个实施例中，本发明提供的一种半导体器件，包括：封装基板；安装在该封装基板上的应用处理器(AP)芯片；和安装在该封装基板上的存储器芯片，其中该存储器芯片包括基板、位于该存储器芯片的该基板上的非易失性存储器结构和位于该存储器芯片的该基板中的至少一个沟槽电容器。

在一个实施例中，本发明提供的一种半导体器件，包括：封装基板；位于该封装基板上的中介层基板；安装在该中介层基板上的应用处理器(AP)芯片；和安装在该中介层基板上的存储器芯片，其中该存储器芯片包括基板、位于该存储器芯片的该基板上的非易失性存储器结构和位于该存储器芯片的该基板中的至少一个沟槽电容器。

在一个实施例中，本发明提供的一种半导体器件，包括：封装基板；安装在该封装基板上的应用处理器(AP)芯片；和嵌入在该封装基板中的存储器芯片，其中该存储器芯片包括基板、位于该存储器芯片的该基板上的非易失性存储器结构和位于该存储器芯片的该基板中的至少一个沟槽电容器。

附图说明

图1显示根据本发明的实施例的示例性半导体器件的示意图。

图2显示根据本发明另一实施例的示例性半导体器件的示意图。

图3为根据本发明又一实施例的半导体器件的示意图。

图4为根据本发明又一实施例的半导体器件的示意图。

具体实施方式

在下面对本发明实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且其中通过说明的方式示出了可以在其中实践本公开的特定优选实施例。