[发明专利]支持卷积神经网络扩展指令的RISC-V加速器系统

说明书

一种支持卷积神经网络扩展指令的RISC‑V加速器系统，包括，用于保存所有指令与数据的外部存储器和用于数据传输的AXI总线，还设置有五级流水线结构的依次串接的取指模块、译码模块、执行模块、访存模块和写回模块，所述的写回模块的输出端连接通用寄存器堆，将当前指令的运行结果送入到通用寄存器堆保存，用于译码模块的提取。本发明是一种通用的、模块化、可扩展的能处理所有卷积层运算的指令集，并基于RISC‑V基础指令集极大提高了处理器的通用性。本发明中的专用矩阵扩展指令和RISC‑V基本指令集相结合，在卷积神经网络运算上显著提高计算性能并降低资源占用。

技术领域

本发明涉及一种神经网络加速器。特别是涉及一种基于RISC-V指令集实现的支持卷积神经网络扩展指令的RISC-V加速器系统。

背景技术

近些年来，随着人工智能技术的不断快速发展，卷积神经网络(ConvolutionalNeural Network，CNN)作为深度学习的常用算法，其深度与计算量都在迅速增加。深度学习技术一个重要特点是运算量特别巨大且有不断增长的趋势，其中的卷积运算占了很大一部分，用来执行通用逻辑运算的CPU(Central Processing Unit，中央处理器)已经不能应付如此庞大的任务。目前，比较常用的处理方法是利用GPU(GraphicProcessing Unit，图形处理器)、ASIC(Application Specific Integrated Circuit，专用集成电路)和FPGA(Field-Programmable Gate Array，现场可编程门阵列)来进行专门的神经网络计算。在计算和存储资源都很有限的嵌入式移动平台上，GPU和ASIC有高成本、灵活性地、可扩展性差等缺点。FPGA、ASIC的低功耗特性使其具有更广泛的应用领域，如电量受限的嵌入式平台。因此本文主要关注基于这两类平台的卷积神经网络(CNN)加速器的相关工作。但经观察发现，先前的工作中此类加速器通常仅加速特定的网络结构或特定类型的层，模式相对固定，灵活性较低。

然而，目前国内外对于此领域的技术方案存在一些问题。对于很多卷积神经网络，现有技术要么提高CPU与GPU的运算性能，这会极大提高功耗与成本，对需要支持各种负载的通用处理器带来了巨大压力；要么使用单独设计的专用硬件加速器，它们虽然提高了效率但是缺乏灵活性，难以应付需要多变场景。

将通用性强、灵活度高、功耗低的处理器与CNN卷积神经网络算法相结合，设计一款支持自定义矩阵指令的RISC-V加速器是解决灵活性与能耗比问题的可行之路。

发明内容

本发明所要解决的技术问题是，提供一种能够进一步节省卷积神经网络运行功耗、节约成本并提高灵活性与可移植性的支持卷积神经网络扩展指令的RISC-V加速器系统。

本发明所采用的技术方案是：一种支持卷积神经网络扩展指令的RISC-V加速器系统，包括，用于保存所有指令与数据的外部存储器和用于数据传输的AXI总线，还设置有五级流水线结构的依次串接的取指模块、译码模块、执行模块、访存模块和写回模块，所述的写回模块的输出端连接通用寄存器堆，将当前指令的运行结果送入到通用寄存器堆保存，用于译码模块的提取；其中，

所述的取指模块通过AXI总线连接外部存储器用于获取外部存储器的指令信息送入译码模块；

所述译码模块将传来的指令翻译为指令类型、通用寄存器堆地址、访存相关信息，并从通用寄存器堆中取到指令所需数据，最后将指令类型、访存相关信息和指令所需数据发给执行模块；

所述的执行模块根据传来的指令类型和指令所需数据进行相应的运算，并将运算结果以及传来的访存相关信息发送给访存模块；

所述的访存模块检测当前指令是否为访存指令，若为访存指令则通过AXI总线连接外部存储器，根据从执行模块得到的访存相关信息与外部存储器进行交互，将从外部存储器获得的数据和执行模块的运算结果同时送入写回模块；否则，将执行模块的运算送入写回模块；