[发明专利]具有高电流能力的静电放电保护装置

说明书

本发明描述具有高电流能力的静电放电ESD保护装置。所述ESD保护装置(302)可包含串联连接的一对双向二极管(第一(305)及第二(325)双向二极管)。所述双向二极管(305、325)中的每一者包含并联连接的低电容LC二极管(310、330)及旁通二极管(315、335)。在ESD事件期间，电流流动通过所述第一双向二极管(305)的所述LC二极管(310)及所述第二双向二极管(325)的所述旁通二极管(335)。设计所述LC二极管及所述旁通二极管的特定布置以促进所述电流在被所述ESD保护装置占用的整个区域内均匀分布。

相关申请案的交叉参考

本专利申请案要求以下美国临时专利申请案的权益：(i)在2022年1月13日申请的“用于超低电容ESD二极管的D2二极管放置优化(D2 Diode Placement Optimization forUltra Low Capacitance ESD Diodes)”的第63/299,310号申请案及(ii)在2022年1月13日申请的“保护ESD二极管布局及设计(Protection ESD Diode Layout and Design)”的第63/299,302号申请案；其中的每一者特此以其全文引用方式并入本文中。本申请案涉及与其一起在2022年6月30日申请的标题为“用于静电放电或浪涌保护的具有高电流能力的半导体装置(Semiconductor Devices with High Current Capability For ElectrostaticDischarge or Surge Protection)”的第/号美国申请案，所述美国申请案特此以其全文引用方式并入本文中。

技术领域

本公开大体上涉及半导体装置领域，且更特定来说，涉及具有高电流能力的静电放电保护装置。

背景技术

集成电路(IC)可经受静电放电(ESD)事件，其通常在IC与另一物体接触或靠近另一物体时发生。ESD保护装置可与IC耦合以在ESD事件期间提供电流路径来保护IC。期望ESD保护装置能够安全地耗散高电流，而不会引发损坏。在IC的正常操作期间，ESD保护装置是不活动的以便不干扰正常操作。尽管ESD保护装置是不活动的(例如，在反向偏压条件下的二极管)，但其存在趋向于增加IC的寄生电容。期望ESD保护装置具有低电容。

发明内容

本公开描述具有高电流能力的ESD保护装置。此外，所述ESD保护装置包含具有低电容的二极管。此发明内容并非本公开的广泛概述，且既不希望识别本公开的关键或重要元件，也不标示其范围。确切来说，发明内容的主要目的是以简化形式呈现本公开的一些概念作为稍后呈现的更详细描述的序言。

在一些实施例中，一种半导体装置包含：n型衬底；n型层，其在所述衬底上；p型层，其在所述n型层之上，所述p型层包含背对着所述衬底的表面；及第一双向二极管，其包含：第一低电容(LC)二极管，其具有：(1)第一p型掩埋区，其从所述p型层朝向所述衬底延伸且终止于所述n型层内；及(2)第一n型区，其从所述表面朝向所述衬底延伸且终止于所述第一p型掩埋区上方。

在一些实施例中，一种半导体装置包含：n型衬底；n型层，其在所述衬底上；p型层，其在所述n型层之上，所述p型层包含背对着所述衬底的表面；及第一区域，其包含第一侧及与所述第一侧相对的第二侧，其中所述第一区域包含：(1)第一pn结，其在与所述表面相距的第一深度处，所述第一pn结跨所述p型层及从所述表面延伸到所述第一深度的第一n型区形成；及(2)第二pn结，其在与所述表面相距的大于所述第一深度的第二深度处，所述第二pn结跨所述n型层及从所述p型层朝向所述衬底延伸的第一p型掩埋区形成。