[实用新型]一种窄脉宽信号展宽电路、信号处理系统

说明书

本实用新型提供一种窄脉宽信号展宽电路、信号处理系统，属于信号处理技术领域，包括：一反相电路、一延时反相电路和一逻辑控制电路；反相电路的第一输入端连接一输入信号，反相电路的第二输入端连接逻辑控制电路的第一输出端，反相电路的第三输入端连接逻辑控制电路的第二输出端；延时反相电路的输入端连接反相电路的输出端；逻辑控制电路的第一输入端连接反相电路的输出端，逻辑控制电路的第二输入端连接延时反相电路的输出端。有益效果在于：能够有效滤除输入信号中的毛刺，使得信号能够正常传输，且响应速度较快。

技术领域

本实用新型涉及信号处理技术领域，尤其涉及一种窄脉宽信号展宽电路、信号处理系统。

背景技术

在信号传输系统中，由于系统带宽能力的限制，当输入信号的脉宽过窄(如噪声毛刺)，传输会丢掉沿信息，导致输出错误。如图1所示，当输入信号IN的脉宽twd1系统带宽t_bw时，t1时刻的上升沿可以正常传输，而t2时刻的下降沿无法正常传输，导致信号出错；当输入信号IN的脉宽twd0系统带宽t_bw时，t3时刻的下降沿可以正常传输，而t4时刻的上升沿无法正常传输，导致信号出错。

现有技术中，通过在输入信号之后加入滤波器，如图2所示，通过将脉宽小于系统带宽t_bw的信号滤除，但该方案中信号脉宽在滤波器带宽附近还是会有毛刺出现，因而无法彻底解决上述问题。

实用新型内容

为了解决以上技术问题，本实用新型提供了一种窄脉宽信号展宽电路、信号处理系统。

本实用新型所解决的技术问题可以采用以下技术方案实现：

一种窄脉宽信号展宽电路，包括：一反相电路、一延时反相电路和一逻辑控制电路；

所述反相电路的第一输入端连接一输入信号，所述反相电路的第二输入端连接所述逻辑控制电路的第一输出端，所述反相电路的第三输入端连接所述逻辑控制电路的第二输出端；

所述延时反相电路的输入端连接所述反相电路的输出端；

所述逻辑控制电路的第一输入端连接所述反相电路的输出端，所述逻辑控制电路的第二输入端连接所述延时反相电路的输出端。

上述的窄脉宽信号展宽电路，其中，所述延时反相电路被配置为执行一预设延时时间的延时。

上述的窄脉宽信号展宽电路，其中，所述反相电路为CMOS反相器。

上述的窄脉宽信号展宽电路，其中，所述逻辑控制电路包括：一第一逻辑门、一第二逻辑门、一第一晶体管和一第二晶体管；

所述第一逻辑门的输入端分别连接所述反相电路的输出端和所述延时反相电路的输出端，所述第一逻辑门的输出端连接所述第一晶体管的栅极，所述第一晶体管的源极连接电源端，所述第一晶体管的漏极作为所述逻辑控制电路的第一输出端；

所述第二逻辑门的输入端分别连接所述反相电路的输出端和所述延时反相电路的输出端，所述第二逻辑门的输出端连接所述第二晶体管的栅极，所述第二晶体管的源极接地，所述第二晶体管的漏极作为所述逻辑控制电路的第二输出端。

上述的窄脉宽信号展宽电路，其中，所述第一逻辑门为或非门。

上述的窄脉宽信号展宽电路，其中，所述第二逻辑门为与非门。

上述的窄脉宽信号展宽电路，其中，所述第一晶体管为PMOS管。

上述的窄脉宽信号展宽电路，其中，所述第二晶体管为NMOS管。

上述的窄脉宽信号展宽电路，其中，所述延时反相电路包括：一延时模块和一反相器；所述延时模块的输入端连接所述反相电路的输出端，所述延时模块的输出端连接所述反相器，所述反相器作为所述延时反相电路的输出端。