[实用新型]相变存储器

说明书

本申请实施例提供一种相变存储器，包括：相变存储单元阵列及与所述存储单元阵列耦接的外围电路；其中，所述相变存储单元阵列包括：多条字线、多条位线及位于所述多条字线和所述多条位线之间的多个相变存储单元；所述外围电路包括：电流脉冲产生电路及电流脉冲控制电路；其中，所述电流脉冲产生电路与所述多个相变存储单元连接，用于在所述字线和所述位线之间产生电流脉冲，并通过所述电流脉冲使得待操作的相变存储单元形成通路；所述电流脉冲控制电路与所述多个相变存储单元连接，用于调整所述通路上的电流脉冲的大小。

技术领域

本申请实施例涉及半导体技术领域，特别涉及一种相变存储器。

背景技术

相变随机存取存储器(Phase Change Random Access Memory，PCRAM)弥补了动态随机存取存储器(Dynamic Random Access Memory，DRAM)和闪存(flash)之间的性能差距，具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，而被广泛地使用。

相变存储器的相变存储单元的测试主要包括置位(set)、复位(reset)和读(read)操作。然而，相关技术中采用施加电压脉冲的方法对相变存储单元进行reset操作，这不仅容易造成相变存储单元的损坏，而且使得相变过程中相变存储单元的瞬态电流的准确计算非常困难，从而限制了相变存储器性能的提升。

实用新型内容

有鉴于此，本申请实施例提供一种相变存储器。

本申请实施例提供一种相变存储器，包括：

相变存储单元阵列及与所述存储单元阵列耦接的外围电路；其中，

所述相变存储单元阵列包括：多条字线、多条位线及位于所述多条字线和所述多条位线之间的多个相变存储单元；

所述外围电路包括：电流脉冲产生电路及电流脉冲控制电路；其中，

所述电流脉冲产生电路与所述多个相变存储单元连接，用于在所述字线和所述位线之间产生电流脉冲，并通过所述电流脉冲使得待操作的相变存储单元形成通路；

所述电流脉冲控制电路与所述多个相变存储单元连接，用于调整所述通路上的电流脉冲的大小。

上述方案中，所述电流脉冲产生电路包括电流发生子电路、字线选择子电路、位线选择子电路；其中，所述电流发生子电路的输出端与所述字线选择子电路的一端连接，所述字线选择子电路的另一端与所述多个相变存储单元的一端连接，所述多个相变存储单元的另一端与所述位线选择子电路的一端连接，所述位线选择子电路的另一端与所述电流脉冲控制子电路连接；

所述电流发生子电路用于产生所述电流脉冲；通过所述字线选择子电路选择所述待操作的相变存储单元对应的字线，通过所述位线选择子电路选择所述待操作的相变存储单元对应的位线。

上述方案中，所述字线选择子电路和/或位线选择子电路包括多个上拉管，所述上拉管通过第一电阻连接到高电平。

上述方案中，所述相变存储单元包括层叠设置的相变存储层、选通层及三个电极层，所述相变存储层位于所述三个电极层中第一电极层和第二电极层之间，所述选通层位于所述三个电极层中第二电极层和第三电极层之间；每个所述相变存储单元通过所述字线与所述字线选择子电路的一端连接，所述相变存储单元通过所述位线与所述位线选择子电路的一端连接。

上述方案中，所述电流脉冲控制电路包括电流镜子电路，所述电流镜子电路的一端与外部参考电流连接，所述电流镜子电路的另一端与所述多个相变存储单元连接；所述电流镜子电路用于控制所述通路上的电流脉冲大小。

上述方案中，所述电流镜子电路还包括多个下拉管，所述下拉管通过第二电阻连接到地低电平。