[发明专利]Gapped clock再生成电路及再生成方法

权利要求书

1.一种Gapped clock再生成电路，其特征在于，包括：

第一计数模块，用于对缺口时钟信号进行周期性计数，获得用于表征每次计数周期完成的指示信号；

控制模块，用于接收指示信号而自适应产生控制信号；

第二计数模块，用于基于控制信号对时钟信号进行周期性计数而获得计数值，所述控制模块接收计数值并产生计数值与第一预设值的差值；

第一数字滤波器，用于基于其系数对差值进行处理而获得分频信号；以及

时钟生成模块，用于基于分频信号获得时钟信号并将时钟信号反馈至第二计数模块。

2.如权利要求1所述的Gapped clock再生成电路，其特征在于，所述第一计数模块包括第一计数器、第一寄存器和同步器，所述第一计数器与第一寄存器相连，所述第一计数器与同步器相连，所述同步器与控制模块相连。

3.如权利要求1所述的Gapped clock再生成电路，其特征在于，所述第一预设值由第二寄存器配置。

4.如权利要求1所述的Gapped clock再生成电路，其特征在于，所述时钟生成模块包括相连的压控振荡器和数字控制振荡器，所述第一数字滤波器数与数字控制振荡器相连，所述数字控制振荡器与第二计数模块相连。

5.如权利要求1所述的Gapped clock再生成电路，其特征在于，所述再生成电路还包括锁相环，所述锁相环与第一数字滤波器、时钟生成模块和第二计数模块相连，所述时钟生成模块基于锁相环的输出信号产生中间时钟信号，所述锁相环用于基于分频信号对中间时钟信号进行分频而产生时钟信号。

6.如权利要求5所述的Gapped clock再生成电路，其特征在于，所述锁相环包括第一时间数字转换器、鉴频鉴相器、第二数字滤波器、分频器和第二时间数字转换器，所述第一时间数字转换器用于接收参考时钟信号并同时与鉴频鉴相器相连，所述鉴频鉴相器与第二数字滤波器相连，所述第二数字滤波器与时钟生成模块相连，所述时钟生成模块与分频器相连，所述分频器与第二时间数字转换器和第二计数模块以及第一数字滤波器相连，所述第二时间数字转换器与鉴频鉴相器相连。

7.一种Gapped clock再生成方法，其特征在于，包括：

通过第一计数模块对缺口时钟信号进行周期性计数，获得用于表征每次计数周期完成的指示信号；

通过控制模块接收指示信号而自适应产生控制信号；

通过第二计数模块基于控制信号对时钟信号进行周期性计数而获得计数值；

通过控制模块接收计数值并产生计数值与第一预设值的差值；

通过第一数字滤波器基于其系数对差值进行处理而获得分频信号；

通过时钟生成模块基于分频信号获得时钟信号并将时钟信号反馈至第二计数模块。

8.如权利要求7所述的Gapped clock再生成方法，其特征在于，Gapped clock再生成方法还包括：

根据每次产生的差值的符号对第一数字滤波器的系数进行调整。

9.如权利要求7所述的Gapped clock再生成方法，其特征在于，Gapped clock再生成方法还包括：

根据每次产生的差值的符号对差值的绝对值进行调整。

10.如权利要求7所述的Gapped clock再生成方法，其特征在于，Gapped clock再生成方法还包括：

设定一第二预设值；

根据每次产生的差值的符号，基于第二预设值对第一数字滤波器的输出信号进行调整而获得分频信号。