“clock”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果316个，建议您升级VIP下载更多相关专利

[发明专利]一种clock传输系统、方法、主机板及服务器-CN201811572739.4在审
发明人：林冠宇 -专利权人：广东浪潮大数据研究有限公司
申请日： 2018-12-21 - 公布日： 2019-05-03 - 主分类号： G06F1/04 文献下载
摘要：本申请公开了一种clock传输系统、方法、主机板及服务器，包括：时钟产生器，用于输出初始clock；降频模块，用于将初始clock降频为中间clock；还原模块，用于根据中间clock得到还原clock，并将还原clock分别发送至各个存储设备或晶片，其中，还原clock和初始clock相等。本申请通过降频模块降低clock频率来传输，可有助于clock走线更长更远，同时有效降低耦合噪声的发生，通过还原模块将中间clock还原为和初始clock相等的还原clock提供给存储设备或晶片，省去从时钟产生器至晶片或是存储设备的走线，降低了主机板上clock的走线复杂度，使clock走线方式更具弹性。
还原存储设备主机板降频晶片走线时钟产生器传输系统还原模块相等服务器走线方式耦合噪声复杂度申请发送传输输出

[发明专利]一种用于对多相位CLOCK信号中相位排序的电路及方法-CN202310152068.0在审
发明人：后嘉伟;黄圣财;彭郁纹 -专利权人：钜利芯创（无锡）科技有限公司
申请日： 2023-02-22 - 公布日： 2023-06-09 - 主分类号： H03K5/26 文献下载
摘要：本发明涉及时钟除频技术领域，具体提供了一种用于对多相位CLOCK信号中相位排序的电路及方法，旨在解决现有技术中在进行多相位CLOCK信号除频时，无法分辨哪个是第一相位CLOCK信号，哪个是最后相位CLOCK每组电路中的信号启动模块同时启动，且CLOCK输入模块接收不同相位的CLOCK信号，当弱电位模块遇到CLOCK信号的上升沿时，由于上升沿为高电位，则弱电位模块输出低电位，通过反相模块后，电位输出端输出高电位本发明根据若干组电路中输出的高电位的顺序，判断出哪个是第一相位CLOCK信号，哪个是最后相位CLOCK信号，方便进行下一步对其中某个相位CLOCK信号的除频。
一种用于多相 clock 信号相位排序电路方法

[发明专利]一种服务器主板抗电磁干扰电路-CN201710742267.1在审
发明人：党杰 -专利权人：郑州云海信息技术有限公司
申请日： 2017-08-25 - 公布日： 2017-11-07 - 主分类号： H05K1/02 文献下载
摘要：本发明涉及服务器技术领域，提供一种服务器主板抗电磁干扰电路，包括clock buffer芯片；clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；管脚BUF_IN连接clock信号输入端，管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，管脚CLK3引出的clock信号输出线路处于悬空状态；管脚CLK3引出的clock信号输出线路上设有返回通路，返回通路包括一匹配电阻R，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。
一种服务器主板电磁干扰电路

[实用新型]一种GPU服务器中的时钟控制系统-CN201920509948.8有效
发明人：孔祥涛 -专利权人：苏州浪潮智能科技有限公司
申请日： 2019-04-16 - 公布日： 2019-12-17 - 主分类号： G06F1/10 文献下载
摘要：本实用新型提出了一种GPU服务器中的时钟控制系统，包括主机板、GPU板；主机板包括内部时钟信号模块；GPU板包括本地时钟信号模块、时钟选择模块和时钟扩展模块和若干GPU；当需要Common refclk架构时，通过控制clockmux的控制端，选择external clock source接入clock mux，此时CPU和GPU的时钟源为同源时钟。当需要Independent refclk架构时，通过控制clock mux的控制端，选择local clock source接入clock mux。此时CPU和GPU的时钟源为非同源时钟。
时钟源本实用新型同源时钟控制端主机板架构内部时钟信号时钟控制系统时钟扩展模块时钟信号模块时钟选择模块外部时钟源服务器

[发明专利]高分辨率脉冲宽度调制信号产生电路-CN201380044709.5有效
发明人：金昌民 -专利权人：现代单片机有限公司
申请日： 2013-08-29 - 公布日： 2017-03-22 - 主分类号： H03K7/08 文献下载
摘要：本发明涉及高分辨率PWM产生电路及方法，更具体的，本发明涉及，构成相当于0.5CLOCK时间周期的DELAY ARRAY以产生高分辨率PWM信号的电路及方法。本发明的目的是，构成相当于0.5CLOCK时间周期的DELAY ARRAY，产生高分辨率PWM信号，再将其以CLOCK信号采样，测定OVERFLOW，来决定使用CLOCK信号的HIGH区间或LOW区间。因此，以相当于0.5CLOCK的时间构成DELAY ARRAY，并持续地确认OVERFLOW，从而可以校正DELAY元件的时间延迟变动。
高分辨率脉冲宽度调制信号产生电路

[发明专利]一种服务器整机降低电磁辐射的控制方法、装置及程序-CN202011235905.9有效
发明人：刘纪斌;赵伟涛 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-11-06 - 公布日： 2022-06-24 - 主分类号： G06F13/42 文献下载
摘要：将PCIE设备连接到第一CLOCK BUFFER的可控时钟输出通道；如果任一所述PCIE设备在开机后就需要时钟信号，则向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口输入控制信号使得时钟通道的使能端口输入低电平；对于根据需求使用的所述PCIE设备，由控制芯片获取PCIE设备的在位状态，由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口以控制第一CLOCK BUFFER的工作。从而实现第一CLOCK BUFFER按照PCIE设备的需求提供时钟信号，有效的控制所述第一CLOCK BUFFER的输出，可以降低电磁辐射。根据PCIE设备的需求提供时钟信号，可以降低所述第一CLOCK BUFFER的功耗。
一种服务器整机降低电磁辐射控制方法装置程序

[发明专利]一种Dual Port SSD的SI测试方法、装置-CN201811353645.8有效
发明人：武丽伟 -专利权人：苏州浪潮智能科技有限公司
申请日： 2018-11-14 - 公布日： 2020-11-20 - 主分类号： G11C29/56 文献下载
摘要：本申请公开了一种Dual Port SSD的SI测试方法、装置、介质及设备，该方法包括：利用目标Riser卡将目标存储器中控制器上的第一clock和第二clock引出；其中，目标Riser卡中的第一clock和第二clock预先通过走线连接；利用目标Riser卡将X4治具与控制器上的第一clock和第二clock建立通信连接，以利用X4治具对目标Dual Port SSD进行SI测试。
一种 dual port ssd si 测试方法装置

[发明专利]一种分析Clock信号的方法-CN201710695574.9有效
发明人：刘法志 -专利权人：苏州浪潮智能科技有限公司
申请日： 2017-08-15 - 公布日： 2021-01-19 - 主分类号： G06F30/396 文献下载
摘要：本发明提供了一种分析Clock信号的方法，所述的方法包括：S1：获取Clock信号所在的链路结构；S2：提取所有链路结构的拓扑结构；S3：基于获得的拓扑结构，计算Clock信号的最大和最小飞行时间；S4：将步骤S3所得数据带入建立时间和保持时间的公式中，根据计算结果判断系统的Clock信号是否有问题。本方法从电路板的设计阶段对Clock信号进行分析，确保在设计阶段获得尽可能完善的设计方案，避免资源损耗，降低设计成本。
一种分析 clock 信号方法

[发明专利]一种异齿裂腹鱼clock基因、克隆方法及其应用-CN202011479536.8在审
发明人：周建设;王万良;张驰;曾本和;孙帅杰 -专利权人：西藏自治区农牧科学院水产科学研究所
申请日： 2020-12-15 - 公布日： 2021-03-26 - 主分类号： C12N15/12 文献下载
摘要：本发明公开了一种异齿裂腹鱼clock基因、克隆方法及其应用。属于基因工程技术领域。包括异齿裂腹鱼clock基因全长cDNA、编码的蛋白质和克隆方法和应用。本发明首次克隆了异齿裂腹鱼clock基因全长cDNA，分析了组织表达特征，发现clock基因无论是对于雌性还是雄性异齿裂腹鱼，在肝脏、脾脏、心脏、脑、性腺和肌肉组织中都有表达，尤其在雌雄个体中，性腺中的表达量均显著高于其他组织，表明相对其他组织而言，clock基因在异齿裂腹鱼的繁殖过程中发挥着更大的作用，为从理论上揭示青藏高原裂腹鱼clock基因在季节性繁殖行为过程中的重要作用奠定基础，也为青藏高原裂腹鱼类资源养护提供了帮助
一种异齿裂腹鱼 clock 基因克隆方法及其应用

[外观设计]挂钟（CLOCK）-CN201830385936.X有效
发明人：何彬 -专利权人：何彬
申请日： 2018-07-17 - 公布日： 2019-04-09 - 主分类号： 10-01 文献下载
摘要：1．本外观设计产品的名称：挂钟（CLOCK）。2．本外观设计产品的用途：本外观设计产品用于计时。3．本外观设计产品的设计要点：在于产品的形状和图案。4．最能表明本外观设计设计要点的图片或照片：立体图。
外观设计省略挂钟计时图案图片

[外观设计]靠背（clock）-CN202030682736.8有效
发明人：单华锋;朱慧玲;杨莉;怀群良 -专利权人：麒盛科技股份有限公司
申请日： 2020-11-11 - 公布日： 2021-06-15 - 主分类号： 06-06 文献下载
摘要：1.本外观设计产品的名称：靠背（clock）。2.本外观设计产品的用途：用于组装为床并供人依靠。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
靠背 clock

[发明专利]一种基于MIPI协议的视频图像缩放方法和FPGA系统-CN202010926400.0在审
发明人：朱道林;夏群兵;梁丕树;刘爱珠 -专利权人：深圳市爱协生科技有限公司
申请日： 2020-09-07 - 公布日： 2020-12-01 - 主分类号： H04N7/01 文献下载
摘要：本发明公开了一种基于MIPI协议的视频图像缩放方法和FPGA系统，具体包括以下步骤：根据BYTE CLOCK将MIPI协议的四数据通道的图像数据存入到先进先出堆栈中；根据BYTE CLOCK、缩放系数、缩放公式确定Scaler CLOCK；从先进先出堆栈中读取原始图像数据，根据双线性插值原理和像素点计算公式计算原始图像数据的像素点，直至视频图像的所有像素点计算完毕。本发明将缩放的Scaler CLOCK通过先进先出堆栈与提取RGB DATA数据的BYTE CLOCK交互，从而在保证实现同样功能的前提下，可以降低系统的运行时钟的频率，从而达到降低功耗，增加系统稳定性的作用
一种基于 mipi 协议视频图像缩放方法 fpga 系统

[发明专利]一种时钟基因表达量的调整剂及其制备方法-CN201710901496.3有效
发明人：李丽;董银卯;孟宏;薛燕 -专利权人：北京工商大学
申请日： 2017-09-28 - 公布日： 2021-05-18 - 主分类号： A61K36/8984 文献下载
摘要：本发明属于生物制剂领域，具体涉及一种能够调整时钟基因Clock和Bmal1的表达量的调整剂及其制备方法。所述的调整剂为石斛提取物，更进一步为石斛多糖。本发明首创性地发现石斛多糖能够促进Clock和Bmal1的表达，同时也能够促进保湿相关基因Aqp3的表达。本发明提供的调整剂能够有效的促进时钟基因Clock和Bmal1的表达，这两个基因形成Clock/Bmal1异二聚体以促进Per和Cry基因的转录，而Cry与Per基因形成的异源二聚体过量时，又能抑制BMAL和CLOCK的活性，进而形成在24小时期间波动的反馈回路。
一种时钟基因表达调整及其制备方法

[发明专利]数字信号倍速传输方法-CN200610064535.0无效
发明人：何广举 -专利权人：康佳集团股份有限公司
申请日： 2006-12-27 - 公布日： 2007-08-22 - 主分类号： H04L29/02 文献下载
摘要：一种数字信号倍速传输方法，该方法通过在数据通信的收、发双方对时钟信号CLOCK1进行延迟形成CLOCK2，利用这两个时钟信号对时序进行控制，同时利用时钟信号的上升沿和下降沿接收或发送数字信号。本发明由于发送端在以CLOCK1为准，采用上升沿和下降沿来同步输出数据到总线。接收端利用CLOCK1上升沿和下降沿来锁定数据，利用CLOCK2的上升或下降沿来存储数据，因此在一个时钟周期内，可以进行两次数据接收和发送，从而实现了在不提高时钟频率有基础上将数据传输速率提高一倍。
数字信号传输方法

[发明专利]一种改善电磁兼容性能的方法-CN201711240268.2在审
发明人：田立良 -专利权人：郑州云海信息技术有限公司
申请日： 2017-11-30 - 公布日： 2018-04-24 - 主分类号： H03K5/1252 文献下载
摘要：该改善电磁兼容性能的方法，对时钟缓存器Clock Buffer芯片的输入输出电路进行改造，将其供电电源经降能、滤波处理后接入时钟缓存器Clock Buffer芯片，将其输入/输出信号分别经RC滤波电路处理后输入/输出，并将其空pin连接电阻到地，使空pin的能量传递到大地中；同时，将时钟缓存器Clock Buffer芯片的参考电源对应接口部分挖空，切断耦合路径。该改善电磁兼容性能的方法，通过改造时钟缓存器Clock Buffer芯片的输入输出电路，从而减少了骚扰源产生的电磁骚扰，同时切断耦合路径，使时钟缓存器Clock Buffer芯片产生的能量不能从骚扰源传递到敏感源
一种改善电磁兼容性能方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 316 条