[发明专利]基于联合相位调整的多通道数据训练方法

权利要求书

1.一种基于联合相位调整的多通道数据训练方法，其特征在于，发送端发送的多通道输入数据输入至IODELAY数据延迟单元，IODELAY数据延迟单元输出的延迟数据输入到接收器；时钟输入信号经过时钟管理单元DCM后作为接收器的采样时钟输出至接收器；FPGA控制逻辑对IODELAY数据延迟单元进行数据延迟控制的同时，还用于控制时钟管理单元DCM单元，实现对采样时钟的相位调整；

所述多通道数据训练方法通过以下步骤实现：

步骤一：接收器实时采样发送端发送的固定码型训练字，FPAG控制逻辑通过调节IODLEAY数据延迟单元对输入数据进行延迟控制，并且每进行一步延迟调整，接收器进行多次连续采集，若连续采集结果相同，则判定为稳定区间，若连续采集结果不同，则判定为不稳定区；当各通道均处于采样不稳定区间时，完成多通道延迟对齐；

步骤二：FPAG控制逻辑通过控制时钟管理单元DCM单元调节采样时钟相位，具体调节过程如下：

遍寻时钟管理单元DCM控制相位的整个区间，同时记录下各通道均为稳定区的时钟相位位置以及各通道均为稳定区的时钟相位跨度；

遍寻结束后，选取各通道均为稳定区的最大时钟相位跨度Pspan以及所对应的时钟相位起始位置Pstart，调节采样时钟相位至Pstart+Pspan/2,调节后的采样时钟相位为最终采样时钟相位，完成位训练；

步骤三：FPAG控制逻辑控制接收器锁存位置，直到锁存住与发送端发送的训练字相同的数据位置，至此完成数据训练。

2.根据权利要求1所述的基于联合相位调整的多通道数据训练方法，其特征在于，所述时钟输入信号来自发送端或者来自接收端本地时钟，以适用于同步数据接收或者异步数据接收。

3.根据权利要求1所述的基于联合相位调整的多通道数据训练方法，其特征在于，所述接收器为FPGA内部ISERDER模块实现串并转换或者为通用寄存器。