[发明专利]集成电路器件的形成方法

权利要求书

1.一种形成集成电路器件的方法，所述方法包括：

蚀刻半导体衬底以形成：

第一半导体带和第二半导体带；

第一凹槽，位于所述半导体衬底中，所述第一凹槽将第一半导体带与所述第二半导体带彼此隔开；

第二凹槽，位于所述半导体衬底中，其中，所述第一凹槽和所述第二凹槽位于所述第一半导体带的相对两侧；

形成硬掩模，包括：

垂直部分，位于所述第一半导体带的侧壁上和所述第二半导体带的侧壁上；

第一水平部分，位于所述第一凹槽中；

第二水平部分，位于所述第二凹槽中；和

执行蚀刻工艺以蚀刻硬掩模、所述半导体衬底的直接位于所述第一凹槽下方的第一块体部分，以及所述半导体衬底的直接位于所述第二凹槽下方的第二块体部分，其中，在所述蚀刻工艺期间，所述第一水平部分、所述第二水平部分、所述第一块体部分以及所述第二块体部分都暴露在蚀刻气体中，并且在所述蚀刻之后，所述半导体衬底的直接位于所述第一凹槽下方的所述第一块体部分比所述半导体衬底的直接位于所述第二凹槽下方的第二块体部分蚀刻得少；去除所述硬掩模；

将介电材料填充到所述第一凹槽和所述第二凹槽中以形成隔离区，

其中，所述隔离区包括位于所述第一半导体带和所述第二半导体带之间的内部隔离区，所述内部隔离区的底面与所述第一半导体带或所述第二半导体带的底面平齐。

2.根据权利要求1所述的方法，其中，所述硬掩模是使用共形沉积法形成的。

3.根据权利要求1所述的方法，其中，在所述蚀刻之后，所述垂直部分保留了部分。

4.根据权利要求1所述的方法，其中，在蚀刻所述硬掩模完成之后，去除所述第一水平部分，并且所述第一凹槽比所述第二凹槽延伸至所述半导体衬底的更小的深度。

5.一种形成集成电路器件的方法，所述方法包括：

蚀刻半导体衬底以形成：

第一半导体带和第二半导体带；

第一凹槽，位于所述第一半导体带与所述第二半导体之间；

第二凹槽，其中，所述第一凹槽和所述第二凹槽位于第一半导体带的相对两侧；和

将所述第一凹槽和所述第二凹槽向下延伸到所述半导体衬底的主体部分，其中，所述第二凹槽比所述第一凹槽更深地延伸到所述半导体衬底的主体部分中；

将介电材料填充到所述第一凹槽和所述第二凹槽中以形成隔离区，

其中，所述隔离区包括位于所述第一半导体带和所述第二半导体带之间的内部隔离区，所述内部隔离区的底面与所述第一半导体带或所述第二半导体带的底面平齐。

6.根据权利要求5所述的方法，其中，所述隔离区还包括位于所述第一半导体带或所述第二半导体带外侧的外部隔离区。

7.根据权利要求6所述的方法，其中，所述外部隔离区包括：

第一平坦底面，与所述内部隔离区的底面平齐；和

第二平坦底面，低于所述第一平坦底面。

8.根据权利要求5所述的方法，其中，在延伸所述第一凹槽和所述第二凹槽之后，在所述第一半导体带和所述第二半导体带的下方形成半导体带基台。