[发明专利]电容器件、封装设计方法、PCB板、服务器、电子设备

说明书

本发明属于电容设计技术领域，具体提供一种电容器件、封装设计方法、PCB板、服务器、电子设备，所述电容器件包括封装壳体内设置有用于容纳电容单元的腔体；电容单元包括并列封装于封装壳体内部腔体的若干电容；封装壳体上设置有与电容连接端部数量相同的器件连接引脚；器件连接引脚包括设置在器封装壳体外部的器件引脚和设置在封装壳体内部与电容连接端部连接的连接件，器件引脚与连接件一体成型设置，连接件远离电容连接端部的一端折弯形成有连接拐角，连接拐角伸出封装壳体外与器件引脚连接。有效减少零件到零件的间距，减少的宽度可以有效帮助布线工程师绕线的困难度。

技术领域

本发明涉及电容设计技术领域，具体涉及一种电容器件、封装设计方法、PCB板、服务器、电子设备。

背景技术

在现有系统架构下，在差分讯号拓谱上，通常需要具备一对交流耦合电容，但按目前差分讯号的数量渐渐增加的趋势，在线路布局的作业上，时常会有不易摆放的情形，导致IC布线难度上升，也因此导致走线容易互相交迭，造成讯号质量较容易受到影响，再者交流耦合电容的摆放位置通常会邻近IC端，在IC走线的路径中，往往会因为交流耦合电容的大小，造成走线不顺畅等等而造成其他的问题。

在现有布局方式下，差分讯号会使用各别的交流耦合电容来做拉线设计，差分讯号的两条线路上，会各别串联两颗电容，这两颗电容为独立组件，因此在布局上，两颗独立组件就会有自身的零件间距，以确保零件在置件的过程中能顺利地将原件放置于PCB上，不会有撞件或是连锡的风险。

目前的布局密度越趋向微小，加上差分讯号现在系统的使用上日益增加，因此如何在有限的PCB空间下，把零件与走线放入其中更为艰难，因此当布局工程师在摆放差分讯号的交流耦合电容时，会遇到电容大小无法缩小的问题，进而压迫到周遭的走线，而交流耦合电容，通常摆放位置的建议，都会偏向靠近IC出线的区域，所以更容易造成走线压迫的情形，再者当两颗电容并排摆放，预留于中间的零件与零件的摆放间距，是相当浪费空间的区域，此空间的区域是基于零件摆放预留的空间，因此本发明希望透过零件的修改与整合，使能够更容易让布局工程师摆放。另外，由于现有排容的技术，仅是在电容排列上做并排，并无缩小间距的效果。

发明内容

本发明目的在于解决差分讯号在布线的过程中，需要空间放置两颗交流耦合电容，而电容两颗并排在置件规范下会存在约20mil的摆放宽度限制，因此在电容并排摆放的方式上，总体电容宽度大约会占80mil，对于一般差动讯号走线仅约15mil的情况下，80mil的宽度上会造成走线过程中一大幅度的变宽，因此当布线工程师在做布线布局时，会面临到无法容易地摆放交流耦合电容，进而导致整体走线不顺畅，因此本发明希望透过缩小电容并排后的整体尺寸，将两颗电容包装入同一个封装内，减少零件大小所造成的布显影响，本发明以解决上述技术问题。

第一方面，本发明技术方案提供一种电容器件,包括封装壳体、电容单元；封装壳体内设置有用于容纳电容单元的腔体；

电容单元包括并列封装于封装壳体内部腔体的若干电容；

封装壳体上设置有与电容连接端部数量相同的器件连接引脚；

每个器件连接引脚连接一个电容连接端部。

作为本发明技术方案的一个优选，器件连接引脚设置在封装壳体的外部穿过封装壳体与电容连接端部连接。

作为本发明技术方案的一个优选，器件连接引脚包括设置在器封装壳体外部的器件引脚和设置在封装壳体内部与电容连接端部连接的连接件，器件引脚与连接件一体成型设置，

连接件远离电容连接端部的一端折弯形成有连接拐角，连接拐角伸出封装壳体外与器件引脚连接。

作为本发明技术方案的一个优选，封装壳体包括基座和上盖，基座与上盖形成用于容纳电容单元的腔体；

连接件远离电容连接端部的一端折弯形成有连接拐角，连接拐角一端电容连接端部连接，连接拐角另一端伸出基座外与器件引脚连接。