[发明专利]一种FIFO装置及其数据处理方法

说明书

本发明提供一种FIFO装置及其数据处理方法，包括写数据端口、读数据端口、空满指示控制模块、读控制模块、写控制模块、输出寄存器以及寄存器堆；空满指示控制模块，用以统计FIFO装置的数据存储数量，并指示FIFO装置的当前空满状态；读控制模块，用以进行读指针指向位置的更新；写控制模块，用以根据写请求信号、读请求信号、所述当前空满状态以及读指针指向位置将所述待写入数据存入寄存器堆或输出寄存器中；输出寄存器，与所述读数据端口连接，用以存储下一个要输出的待读出数据；寄存器堆，用以存储除所述下一个要输出的待读出数据以外的其他数据。本发明没有经过多路选择器进行组合逻辑输出，能够优化时序、减少后端布局布线时可能存在拥塞。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种FIFO装置及其数据处理方法。

背景技术

先入先出队列(First Input First Output，简称FIFO)是在ASIC设计中广泛使用的数据缓冲器，具有先进先出的特点，即先进入FIFO的数据被先读出，且出去顺序与进入顺序一致，通常用来缓存一些命令、数据等信息。

现有的FIFO通常分为常规FIFO和预取FIFO，常规FIFO的读使能信号有效后的下一拍才会准备好数据，如图1所示，为传统预取FIFO，预取FIFO的读使能信号有效之前已经准备好待读取的数据，即在非空的情况下，读使能信号和读数据是同时有效的，下一拍则是下一个数据。现有的FIFO读取时通常是通过一个多路选择器，从FIFO中的寄存器堆中读取下一次需要的数据，但是随着数据位宽的增加和FIFO深度的增大，该多路选择器所产生的延迟就会更大，造成的拥塞也会更严重，影响电路的关键时序路径和后端的布局布线。

发明内容

本发明的目的在于，提出一种FIFO装置及其数据处理方法，解决现有随着数据位宽的增加和FIFO深度的增大，该多路选择器所产生的延迟就会更大，造成的拥塞也会更严重，影响电路的关键时序路径和后端的布局布线的技术问题。

一方面，提供一种FIFO装置，包括：

写数据端口、读数据端口、空满指示控制模块、读控制模块、写控制模块、输出寄存器以及寄存器堆；

所述寄存器堆的深度设置为N-1，所述输出寄存器的深度设置为1，N为大于等于2的整数；

所述写数据端口，用以接收写请求信号和待写入数据；

所述读数据端口，用以接收读请求信号；

所述空满指示控制模块，用以统计FIFO装置的数据存储数量，并指示FIFO装置的当前空满状态；所述数据存储数量包括所述寄存器堆和所述输出寄存器中存储的数据的数量之和；

所述读控制模块，用以进行读指针指向位置的更新；

所述写控制模块，用以根据所述写请求信号、所述读请求信号、所述当前空满状态以及读指针指向位置将所述待写入数据存入所述寄存器堆或所述输出寄存器中；并进行写指针指向位置的更新；

所述输出寄存器，与所述读数据端口连接，用以存储下一个要输出的待读出数据；并当所述读数据端口接收到所述读请求信号时，输出所述待读出数据至所述读数据端口；

所述寄存器堆，用以存储除所述下一个要输出的待读出数据以外的其他数据。

优选地，所述空满指示控制模块，具体用于：

当所述寄存器堆当前的数据存储状态为空，且所述输出寄存器当前的数据存储状态为空时，判定FIFO装置的当前空满状态为空；

当所述寄存器堆当前的数据存储状态为满，且所述输出寄存器当前的数据存储状态为满时，判定FIFO装置的当前空满状态为满；

当所述寄存器堆当前的数据存储状态为非空非满，且所述输出寄存器当前的数据存储状态为满时，判定FIFO装置的当前空满状态为非空非满。