[发明专利]存储器可靠性测试方法及装置、存储介质、电子设备

说明书

本公开是关于一种存储器可靠性测试方法及装置、存储介质及电子设备。该方法包括：向存储器发送多个写命令信号；获取存储器在接收到每个写命令信号后产生的数据选通信号及其对应的时钟信号；根据每个写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个写命令信号下的数据选通叠加信号和时钟叠加信号；根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；基于时钟叠加信号和数据选通叠加信号，根据相位差结束点和相位差起始点，确定相位差最大值和相位差最小值；将相位差最大值、相位差最小值分别与相位差允许范围进行比较，判断存储器是否满足数据写入可靠性要求。提供了一种确定时序参数tDQSS的方法。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种存储器可靠性测试方法、存储器可靠性测试装置、计算机可读存储介质及电子设备。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由于具有结构简单，密度高，功耗低，价格低廉等优点，在计算机领域和电子行业中受到了广泛的应用。

在DRAM写入中，最重要不能违反的时序参数是tDQSS(数据输入到第一个DQS跳变沿的时间)。tDQSS必须在协议规定的范围内。如果tDQSS超出规定的范围，那么可能会写入错误的数据。

因此，准确地确定出tDQSS，对于数据写入可靠性具有重要意义。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种存储器可靠性测试方法、存储器可靠性测试装置及电子设备，提供一种确定时序参数tDQSS的方法。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本公开的第一方面，提供一种存储器可靠性测试方法，所述方法包括：向存储器发送多个写命令信号；获取所述存储器在接收到每个所述写命令信号后产生的数据选通信号及其对应的时钟信号；根据每个所述写命令信号后产生的数据选通信号及其对应的时钟信号，获取多个所述写命令信号下的数据选通叠加信号和时钟叠加信号；根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点；基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值；将所述相位差最大值、所述相位差最小值分别与所述相位差允许范围进行比较，判断所述存储器是否满足数据写入可靠性要求。

本公开的一种示例性实施方式中，所述根据数据选通信号与时钟信号相位差允许范围及相位差结束点，确定相位差起始点，包括：设置所述相位差起始点所在的所述时钟叠加信号的初始上升沿；确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值；判断所述相位差平均值是否在所述相位差允许范围内；若在，则确定所述初始上升沿为所述相位差起始点所在的目标上升沿；若不在，则前移或后移所述初始上升沿，并确定对应的距所述相位差结束点的所述相位差平均值，直到确定出所述目标上升沿。

本公开的一种示例性实施方式中，所述确定所述初始上升沿的中间位置距所述相位差结束点的相位差平均值，包括：将所述相位差结束点所在上升沿中间位置的数据选通信号平均值，与所述初始上升沿的中间位置的时钟信号平均值的差值，确定为所述相位差平均值。

本公开的一种示例性实施方式中，所述基于所述时钟叠加信号和所述数据选通叠加信号，根据所述相位差结束点和所述相位差起始点，确定相位差最大值和相位差最小值，包括：基于所述数据选通叠加信号，确定所述相位差结束点所在上升沿中间位置的第一最大值和第一最小值；基于所述时钟叠加信号，确定所述相位差起始点所在上升沿中间位置的第二最大值和第二最小值；将所述第一最大值与所述第二最小值的差值，确定为所述相位差最大值；将所述第一最小值和所述第二最大值的差值，确定为所述相位差最小值。