[发明专利]放电电路、放电方法、存储器及存储系统

说明书

本申请公开一种放电电路、放电方法、存储器及存储系统。其中，放电电路包括：控制支路和放电支路；其中，控制支路包括第一控制晶体管；放电支路包括第二控制晶体管；第一控制晶体管串接在待放电节点与第一节点之间；第一节点位于所述第二控制晶体管的受控端的连接线；在待放电节点未放电至目标电压时，第一控制晶体管在第一使能信号作用下导通；第一控制晶体管的受控端接入第一使能信号；第二控制晶体管串接在待放电节点与地之间；第二控制晶体管的受控端接于第一节点；在第一控制晶体管导通情况下，第二控制晶体管在第一节点的电压作用下导通，放电支路形成闭合通路，对待放电节点进行放电。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种放电电路、放电方法、存储器及存储系统。

背景技术

在集成电路内部存在一些元器件的输输出比电源电压高，在这些元器件不使用时，需要对这些元器件的输出节点对地放电，比如，在存储器芯片中，对选中字线提供编程电压的高压稳压器的输出节点，在其完成一次供电后，需要将该输出节点对地放电。目前，采用的放电电路比较复杂，且放电电路受逻辑控制影响不能应对突变情况，进而不能达到所需的放电需求。

发明内容

有鉴于此，本申请实施例提供一种放电电路、放电方法、存储器及存储系统，以解决上述问题。

为此，本申请的技术方案是这样实现的：

第一方面，本申请实施例提供一种放电电路，包括：控制支路和放电支路；其中，所述控制支路包括第一控制晶体管；所述放电支路包括第二控制晶体管，其中；

所述第一控制晶体管串接在所述待放电节点与第一节点之间；所述第一节点位于所述第二控制晶体管的受控端的连接线；所述第一控制晶体管的受控端接入第一使能信号；在所述待放电节点未放电至目标电压时，所述第一控制晶体管在所述第一使能信号作用下导通；

所述第二控制晶体管串接在所述待放电节点与地之间；所述第二控制晶体管的受控端接于所述第一节点；在所述第一控制晶体管导通情况下，所述第二控制晶体管在所述第一节点的电压作用下导通，所述放电支路形成闭合通路，对所述待放电节点进行放电。

第二方面，本申请实施例还提供一种放电方法，应用于待放电节点的放电电路，所述放电电路包括：控制支路和放电支路；其中，所述控制支路包括串接在所述待放电节点与第一节点之间第一控制晶体管；所述放电支路包括串接在所述待放电节点与地之间的第二控制晶体管；所述第一节点位于所述第二控制晶体管的受控端的连接线；所述第二控制晶体管的受控端接于第一节点；所述放电方法包括：

基于接入的第一使能信号使所述第一控制晶体管导通；所述处于第一状态的第一使能信号为所述放电电路包含的触发器基于接收的放电触发信号生成的；

在所述第一控制晶体管导通的情况下，使得所述第一节点的电压升高至第一电压；

在所述第一电压的作用下，使所述第二控制晶体管导通，使所述放电支路形成闭合通路，对所述待放电节点进行放电。

第三方面，本申请实施例还提供一种存储器，包括：用于存储数据的存储阵列；

以及与所述存储阵列耦接且被配置为控制所述存储阵列的外围电路；其中，

所述外围电路包括：前述任一项所述的放电电路。

第四方面，本申请实施例还提供一种存储系统，包括：一个或多个前述的存储器；以及与所述一个或多个存储器耦接的存储器控制器；所述存储器控制器被配置为控制所述一个或多个存储器的各种操作。