[发明专利]放电电路、放电方法、存储器及存储系统

权利要求书

1.一种放电电路，其特征在于，包括：控制支路和放电支路；其中，所述控制支路包括第一控制晶体管；所述放电支路包括第二控制晶体管，其中；

所述第一控制晶体管串接在待放电节点与第一节点之间；所述第一节点位于所述第二控制晶体管的受控端的连接线；所述第一控制晶体管的受控端接入第一使能信号；在所述待放电节点未放电至目标电压时，所述第一控制晶体管在所述第一使能信号作用下导通；

所述第二控制晶体管串接在所述待放电节点与地之间；所述第二控制晶体管的受控端接于所述第一节点；在所述第一控制晶体管导通情况下，所述第二控制晶体管在所述第一节点的电压作用下导通，所述放电支路形成闭合通路，对所述待放电节点进行放电。

2.根据权利要求1所述的放电电路，其特征在于，所述放电电路还包括：触发器，与所述第一控制晶体管的受控端连接，用于接收放电触发信号，并基于接收的放电触发信号生成处于第一状态的所述第一使能信号；所述处于第一状态的所述第一使能信号使所述第一控制晶体管导通。

3.根据权利要求2所述的放电电路，其特征在于，所述触发器，还用于接收放电停止信号并基于放电停止信号生成处于第二状态的所述第一使能信号；所述处于第二状态的所述第一使能信号使所述第一控制晶体管关断。

4.根据权利要求1所述的放电电路，其特征在于，所述控制支路还包括：串接在所述待放电节点与所述第一控制晶体管之间的第一保护晶体管，用于对所述第一控制晶体管进行过压保护。

5.根据权利要求1所述的放电电路，其特征在于，所述控制支路还包括：串接在所述待放电节点与所述第一控制晶体管之间的钳位晶体管，其中，在所述待放电节点的电压放电至目标电压时，所述钳位晶体管被关断，使所述待放电节点的电压保持在所述目标电压。

6.根据权利要求5所述的放电电路，其特征在于，所述控制支路还包括：串接在所述钳位晶体管与所述待放电节点之间的第二保护晶体管，用于对所述钳位晶体管进行过压保护。

7.根据权利要求5所述的放电电路，其特征在于，所述控制支路还包括：串接在所述第一节点与地之间的第三控制晶体管；

在所述第一控制晶体管关断和/或所述钳位晶体管关断的情况下，所述第三控制晶体管基于自身的受控端接入的第一偏置电压导通，使得所述第一节点的电压下降到第二电压；所述第二控制晶体管在所述第二电压作用下关断，使所述放电支路断开，停止对所述待放电节点放电。

8.根据权利要求1所述的放电电路，其特征在于，所述控制支路还包括：串接在所述第一节点与地之间的第四控制晶体管并且所述第四控制晶体管的受控端接于所述第一节点；所述第四控制晶体管与所述第二控制晶体管形成电流镜，用于对流过所述放电支路的电流进行调节。

9.根据权利要求1所述放电电路，其特征在于，所述控制支路还包括：串接在所述第一节点与地之间的第五控制晶体管；所述第五控制晶体管的受控端接入与所述第一使能信号反相的第二使能信号；在所述第五控制晶体管在所述第二使能信号有效的情况下导通时，使得所述第一节点的电压下降至地电压，关断所述第二控制晶体管，确保所述放电支路断开。

10.根据权利要求6所述的放电电路，其特征在于，所述放电支路还包括：串接在所述待放电节点与所述第二控制晶体管之间或串接在第二节点与所述第二控制晶体管之间的第三保护晶体管，用于对所述第二控制晶体管进行过压保护；其中，所述第二节点位于所述第二保护晶体管与所述钳位晶体管的连接线。

11.根据权利要求1所述的放电电路，其特征在于，所述放电电路还包括：串接在所述第一节点与所述待放电节点之间的电容。

12.根据权利要求1所述的放电电路，其特征在于，所述待放电节点为存储器包含的用于为字线提供编程电压的高压稳压器的输出端。