[发明专利]一种3D存储器件及其制备方法

说明书

公开了一种3D存储器件及其制备方法，包括：形成具有多个台阶的绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的牺牲层和层间绝缘层，每层所述台阶的顶面为所述层间绝缘层；去除所述层间绝缘层在所述台阶的顶面所显露的至少一部分，以暴露出所述台阶中的所述牺牲层；将同一层中暴露出的所述牺牲层与未暴露出的所述牺牲层断开，形成阻挡部；形成覆盖所述台阶的介质层；将所述牺牲层替换为栅极导体层以形成栅叠层结构；在所述台阶上形成与所述栅极导体层连通的导电通道，所述导电通道穿过对应的所述栅极导体层上的所述层间绝缘层及所述阻挡部。本公开用绝缘叠层结构来作为刻蚀停止层，降低了刻蚀的难度，提高了器件的可靠性。

技术领域

本公开涉及半导体技术领域，特别涉及一种3D存储器件及其制备方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。

3D存储器件包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，其中，通过位于叠层结构的台阶区的导电通道以实现外部电路与栅极的电连接。在三维存储器的实际制备过程中，为了实现导电通道与堆叠结构中的栅极层之间的电连接，需要在覆盖叠层结构的介质层中蚀刻形成显露出阶梯区域的各栅极层顶面的接触孔，然后在接触孔中填充导电材料以形成导电通道。

然而，随着三维存储器集成程度的提高以及堆叠层数的增加，各栅极层及层间绝缘层的厚度随之变薄，因而在形成接触孔的过程中极易造成栅极层击穿。

发明内容

鉴于上述问题，本公开的目的在于提供一种3D存储器件及其制备方法，用绝缘叠层结构来作为刻蚀停止层，以降低刻蚀的难度，提高器件的可靠性。

本公开的第一方面提供一种3D存储器件的制备方法，包括：

形成具有多个台阶的绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的牺牲层和层间绝缘层，每层所述台阶的顶面为所述层间绝缘层；

去除所述层间绝缘层在所述台阶的顶面所显露的至少一部分，以暴露出所述台阶中的所述牺牲层；

将同一层中暴露出的所述牺牲层与未暴露出的所述牺牲层断开，形成阻挡部；

形成覆盖所述台阶的介质层；

将所述牺牲层替换为栅极导体层以形成栅叠层结构；

在所述台阶上形成与所述栅极导体层连通的导电通道，所述导电通道穿过对应的所述栅极导体层上的所述层间绝缘层及所述阻挡部。

在一些实施例中，每个台阶包括一组或者多组堆叠的牺牲层和层间绝缘层。

在一些实施例中，将牺牲层在台阶顶面所显露的部分与被上层台阶覆盖的部分在上层台阶侧壁处断开的步骤包括：

在所述台阶上形成光刻掩膜；

在上层台阶的侧壁处刻蚀显露于台阶顶面的牺牲层。

在一些实施例中，采用各向异性蚀刻显露于台阶顶面的牺牲层。

在一些实施例中，在后续牺牲层替换为栅极导体时，得以保留的部分牺牲层作为形成所述阻挡部，所述阻挡部作为所述导电通道的停止层。

在一些实施例中，同一层中暴露出的所述牺牲层与未暴露出的所述牺牲层在上层台阶的台阶侧壁处断开。

在一些实施例中，同一层中暴露出的所述牺牲层与未暴露出的所述牺牲层断开的间距大于15nm。

在一些实施例中，形成所述导电通道的步骤包括：

以所述台阶上所述阻挡部为停止层，形成贯穿所述介质层的第一沟槽；