[发明专利]保持时间检测传感器、方法、芯片、芯片模组及电子设备

权利要求书

1.一种保持时间检测传感器，其特征在于，包括：信号源、第一可调延时模块、第二可调延时模块、第三可调延时模块、第一发射寄存器、第一捕获寄存器、第二发射寄存器、第二捕获寄存器；

所述信号源用于为所述第一可调延时模块、第二可调延时模块、第一发射寄存器、第一发射寄存器提供脉冲信号；

所述第一可调延时模块用于调节所述信号源到所述第一发射寄存器的时钟端的第一发射时钟延时，以及用于调节所述信号源到所述第二发射寄存器的时钟端的第二发射时钟延时；

所述第二可调延时模块用于调节所述信号源到所述第一捕获寄存器的时钟端的第一捕获时钟延时，以及用于调节所述信号源到所述第二捕获寄存器的时钟端的第二捕获时钟延时；

所述第三可调延时模块用于调节所述第一发射寄存器的输出端到所述第一捕获寄存器的数据端的第一数据延时，以及用于调节所述第二发射寄存器的输出端到所述第二捕获寄存器的数据端的第二数据延时；

所述第一捕获寄存器的输出、所述第二捕获寄存器的输出、所述第一发射时钟延时、所述第一捕获时钟延时和所述第一数据延时用于确定所述第一捕获寄存器的保持时间。

2.根据权利要求1所述的保持时间检测传感器，其特征在于，所述第一可调延时模块、所述第二可调延时模块和所述第三可调延时模块均为可调延时环形振荡器；

所述可调延时环形振荡器包括第一环形振荡器、第一选择器、第二环形振荡器和第二选择器；

所述第一环形振荡器的输入端为所述可调延时环形振荡器的第一输入端，所述第一选择器用于将所述第一输入端的信号延时第一预设时间后通过第一输出端输出，所述第二环形振荡器的输入端为所述可调延时环形振荡器的第二输入端，所述第二选择器用于将所述第二输入端的信号延时第二预设时间后通过第二输出端输出，所述第一预设时间和所述第二预设时间均可调。

3.根据权利要求2所述的保持时间检测传感器，其特征在于，

所述信号源分别连接所述第一可调延时模块的第一输入端和第二输入端，所述第一可调延时模块的第一输出端连接所述第一发射寄存器的时钟端，所述第一可调延时模块的第二输出端连接所述第二发射寄存器的时钟端。

4.根据权利要求2所述的保持时间检测传感器，其特征在于，

所述信号源分别连接所述第二可调延时模块的第一输入端和第二输入端，所述第二可调延时模块的第一输出端连接所述第一捕获寄存器的时钟端，所述第二可调延时模块的第二输出端连接所述第二捕获寄存器的时钟端。

5.根据权利要求2所述的保持时间检测传感器，其特征在于，

所述第一发射寄存器的输出端连接所述第三可调延时模块的第一输入端，所述第三可调延时模块的第一输出端连接所述第一捕获寄存器的数据端；

所述第二发射寄存器的输出端连接所述第三可调延时模块的第二输入端，所述第三可调延时模块的第二输出端连接所述第二捕获寄存器的数据端。

6.根据权利要求1-5任一项所述的保持时间检测传感器，其特征在于，还包括：异或门；

所述第一捕获寄存器的输出端和所述第二捕获寄存器的输出端连接至所述异或门，所述异或门的输出、所述第一发射时钟延时、所述第一捕获时钟延时和所述第一数据延时用于确定所述第一捕获寄存器的保持时间。

7.根据权利要求6所述的保持时间检测传感器，其特征在于，还包括：第一寄存器和第二寄存器；

所述异或门的输出端连接至所述第一寄存器的数据端，所述第一寄存器的时钟端连接所述信号源，所述第一寄存器的输出端连接所述第二寄存器的时钟端，所述第二寄存器的数据端连接高电平或接地；

所述第二寄存器的输出、所述第一发射时钟延时、所述第一捕获时钟延时和所述第一数据延时用于确定所述第一捕获寄存器的保持时间。

8.根据权利要求1-5任一项所述的保持时间检测传感器，其特征在于，还包括：第三寄存器；

所述第三寄存器的时钟端连接所述信号源，所述第三寄存器的输出端通过反相器连接至所述第三寄存器的数据端，所述第三寄存器的输出端连接至所述第一发射寄存器的数据端和所述第二发射寄存器的数据端。