[发明专利]制造半导体器件的方法

说明书

本发明提供了制造半导体器件的方法。该方法包括在衬底上形成半导体堆叠件，其中，半导体堆叠件包括交替地堆叠在衬底上的第一半导体材料的第一半导体层和第二半导体材料的第二半导体层；图案化半导体堆叠件和衬底以形成沟槽和与沟槽相邻的有源区域；在沟槽的侧壁和有源区域的侧壁上外延生长第一半导体材料的衬垫；在沟槽中形成隔离部件；执行快速热氮化工艺，从而将衬垫转化为氮化硅层；以及在氮化硅层上方形成第二半导体材料的包覆层。

技术领域

本发明的实施例涉及制造半导体器件的方法。

背景技术

电子工业经历了对更小和更快的电子器件的不断增长的需求，这些电子器件能够同时地支持更大数量的日益复杂且精密的功能。为了满足这些需求，集成电路(IC)行业一直有制造低成本、高性能和低功耗IC的趋势。迄今为止，这些目标在很大程度上是通过减小IC尺寸(例如，最小IC部件尺寸)，从而提高生产效率并且降低相关成本来实现的。然而，这种缩放也增加了IC制造工艺的复杂性。因此，实现IC器件及其性能的持续进步需要IC制造工艺和技术的类似进步。

近来，已经引入了多栅极器件以改进栅极控制。已经观察到多栅极器件可以增加栅极-沟道耦接，减小截止状态电流和/或减小短沟道效应(SCE)。一种这样的多栅极器件是全环栅(GAA)器件，GAA器件包括可以部分或整体围绕沟道区域延伸以在至少两侧上提供对沟道区域的访问的栅极结构。GAA器件使得IC技术的大幅按比例缩小、保持栅极控制并且缓解SCE成为可能，同时与常规IC制造工艺无缝集成。随着GAA器件的不断缩小，在为GAA器件制造栅极结构时出现了挑战，据观察，这些挑战会降低GAA器件性能并增加GAA处理复杂性。例如，在有源区域周围形成的包覆层可能具有底脚问题，这最终在栅极替换工艺期间会导致残留缺陷。在另一个示例中，包覆层可能会将扩散引入沟道中，这会减小载流子迁移率并降低器件性能。因此，尽管现有的GAA器件和制造此类器件的方法通常足以满足其预期目的，但是它们不是在所有方面都已完全令人满意。

发明内容

本发明的一些实施例提供了一种制造半导体器件的方法，该方法包括：在衬底上形成半导体堆叠件，其中，半导体堆叠件包含交替地堆叠在衬底上的第一半导体材料的第一半导体层和第二半导体材料的第二半导体层；图案化半导体堆叠件和衬底以形成沟槽和与沟槽相邻的有源区域；在沟槽的侧壁和有源区域的侧壁上外延生长第一半导体材料的衬垫；在沟槽中形成隔离部件；执行快速热氮化工艺，从而将衬垫转化为氮化硅层；以及在氮化硅层上方形成第二半导体材料的包覆层。

本发明的另一些实施例提供了一种制造半导体器件的方法，该方法包括：在衬底上形成半导体堆叠件，其中，半导体堆叠件包括交替地堆叠在衬底上的第一半导体材料的第一半导体层和第二半导体材料的第二半导体层；图案化半导体堆叠件和衬底以形成沟槽和与沟槽相邻的有源区域；在沟槽中形成隔离部件；在有源区域的侧壁上形成扩散阻挡层；以及在扩散阻挡层上形成第二半导体材料的包覆层。

本发明的又一些实施例提供了一种制造半导体器件的方法，该方法包括：在衬底上形成半导体堆叠件，其中，半导体堆叠件包括交替地堆叠在衬底上的第一半导体材料的第一半导体层和第二半导体材料的第二半导体层；图案化半导体堆叠件和衬底以形成沟槽和与沟槽相邻的有源区域；在沟槽的侧壁和有源区域的侧壁上外延生长硅层，从而形成衬垫；在沟槽中形成隔离部件；蚀刻以去除衬垫的暴露部分；以及外延生长第二半导体材料的包覆层，从而使得包覆层相对于隔离部件选择性地生长在有源区域上，其中，包覆层呈晶体结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的各个方面的用于制造多栅极器件的方法的流程图。

图1B、图1C、图1D和图1E是根据本发明的各个实施例的用于制造多栅极器件的方法的流程图。