[发明专利]CIS器件的形成方法在审
申请号: | 202211053679.1 | 申请日: | 2022-08-29 |
公开(公告)号: | CN115425037A | 公开(公告)日: | 2022-12-02 |
发明(设计)人: | 王柄鑫;陈串;张俊学 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L27/146 | 分类号: | H01L27/146 |
代理公司: | 上海思捷知识产权代理有限公司 31295 | 代理人: | 钟玉敏 |
地址: | 201314*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | cis 器件 形成 方法 | ||
1.一种CIS器件的形成方法,其特征在于,包括:
提供衬底以及依次位于所述衬底上的氧化层和氮化层,所述衬底分为相邻像素区和逻辑区,所述氧化层和氮化层均位于所述像素区的衬底和逻辑区的衬底上;
刻蚀所述氮化层、所述氧化层和所述衬底,以在所述像素区的衬底和所述逻辑区的衬底内分别形成第一浅沟槽和第二浅沟槽;
刻蚀所述第二浅沟槽的底部,使所述第二沟槽的深度增加,以形成第三浅沟槽,同时,所述逻辑区的氮化层的表面被部分刻蚀,所述像素区的氮化层和所述逻辑区的氮化层形成高度差;
在所述像素区的氮化层的表面和所述逻辑区的氮化层的表面均形成一层底部抗反射层,所述底部抗反射层同时填充所述第一浅沟槽和所述第三浅沟槽;
在所述逻辑区的底部抗反射层上形成光刻胶;
刻蚀所述像素区的底部抗反射层,以露出所述像素区的氮化层;以及
刻蚀所述像素区的氮化硅,使得剩余的像素区的氮化层与所述逻辑区的氮化层的厚度齐平。
2.如权利要求1所述的CIS器件的形成方法,其特征在于,刻蚀所述像素区的氮化硅,使得剩余的像素区的氮化层与所述逻辑区的氮化层的厚度齐平之后,还包括:去除所述光刻胶和剩余的所述底部抗反射层。
3.如权利要求2所述的CIS器件的形成方法,其特征在于,使用O2去除所述光刻胶和剩余的所述底部抗反射层。
4.如权利要求2所述的CIS器件的形成方法,其特征在于,去除所述光刻胶和剩余的所述底部抗反射层之后,还包括:
向所述第一浅沟槽和所述第三浅沟槽填充氧化硅,以分别形成第一浅沟槽隔离结构和第二浅沟槽隔离结构;以及
研磨所述像素区剩余的氮化层和所述逻辑区剩余的氮化层,以露出所述像素区的氧化层的表面和所述逻辑区的氧化层的表面。
5.如权利要求2所述的CIS器件的形成方法,其特征在于,在所述逻辑区的底部抗反射层上形成光刻胶之后,还包括:对所述光刻胶和所有所述底部抗反射层进行硬化处理。
6.如权利要求5所述的CIS器件的形成方法,其特征在于,使用HBr对所述光刻胶和所有所述底部抗反射层进行硬化处理。
7.如权利要求1所述的CIS器件的形成方法,其特征在于,刻蚀所述像素区的底部抗反射层,以露出所述像素区的氮化层之后,还包括:对所述第一浅沟槽内的底部抗反射层进行硬化处理。
8.如权利要求1所述的CIS器件的形成方法,其特征在于,所述第一浅沟槽的深度和所述第二沟槽的深度均为1400埃~1600埃。
9.如权利要求1所述的CIS器件的形成方法,其特征在于,增加深度后的第三浅沟槽的深度为2900埃~3100埃。
10.如权利要求1所述的CIS器件的形成方法,其特征在于,使用CF4或者CHF3刻蚀所述像素区的氮化硅,使得剩余的像素区的氮化层与所述逻辑区的氮化层的厚度齐平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211053679.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的