[发明专利]一种编码器、芯片、高速串行传输接口及电子设备

权利要求书

1.一种编码器，其特征在于，所述编码器，用于将并行输入的N位PRBS信号编码成并行的N位上拉驱动信号和并行的N位下拉驱动信号输出，N为大于等于2的偶数。

2.根据权利要求1所述的编码器，其特征在于，所述编码器包括：

N路编码电路，每一路所述编码电路，用于根据输入自身的输入信号，编码得到对应的一位上拉驱动信号和一位下拉驱动信号；

第一触发器，其输入为所述N位PRBS信号中的最后一位信号；

第二触发器，其输入为所述N路编码电路中的第N路编码电路的内部信号；

i依次取1至N，针对所述N路编码电路中的第i路编码电路，当i＝1时，输入所述第i路编码电路的输入信号包括：所述N位PRBS信号中的第一位信号、所述N位PRBS信号中的第一位信号的反相信号、所述第一触发器的输出信号以及所述第二触发器的输出信号；

当i大于1时，输入所述第i路编码电路的输入信号包括：所述N位PRBS信号中的第i-1位信号、第i位信号、所述N位PRBS信号中的第i位信号的反相信号以及第i-1路编码电路的内部信号。

3.根据权利要求2所述的编码器，其特征在于，所述第i路编码电路包括：

输入判决单元，用于将输入所述输入判决单元的输入信号进行同或操作，其中，当i＝1时，输入所述输入判决单元的输入信号为所述N位PRBS信号中的第1位信号、所述第一触发器的输出信号，当i大于1时，输入所述输入判决单元的输入信号为所述N位PRBS信号中的第i-1位信号、第i位信号；

内部判决单元，用于根据所述输入判决单元的输出结果和指定信号，得到所述第i路编码电路的内部信号，当i＝1时，所述指定信号为所述第二触发器的输出信号，当i大于1时，所述指定信号为所述第i-1路编码电路的内部信号；

输出判决单元，用于根据所述内部判决单元输出的内部信号和所述N位PRBS信号中的第i位信号的反相信号，得到所述N位上拉驱动信号中的第i位信号、所述N位下拉驱动信号中的第i位信号。

4.根据权利要求3所述的编码器，其特征在于，所述输入判决单元包括同或门，或者，异或非门。

5.根据权利要求3所述的编码器，其特征在于，所述内部判决单元包括：

或非门，所述或非门的第一输入端与所述输入判决单元的输出端连接，所述或非门的第二输入端用于接收所述指定信号。

6.根据权利要求3所述的编码器，其特征在于，所述内部判决单元包括：

选择器，所述选择器的第一输入端与所述输入判决单元的输出端连接，所述选择器的第二输入端用于接收第一预设固定电平，所述选择器的选择端用于接收所述指定信号。

7.根据权利要求3所述的编码器，其特征在于，所述输出判决单元，包括：

或门，所述或门的第一输入端与所述内部判决单元的输出端连接，所述或门的第二输入端用于接收所述N位PRBS信号中的第i位信号的反相信号；

或非门，所述或非门的第一输入端与所述内部判决单元的输出端连接，所述或非门的第二输入端用于接收所述N位PRBS信号中的第i位信号的反相信号。

8.根据权利要求3所述的编码器，其特征在于，所述输出判决单元，包括：

第一选择器，所述第一选择器的第一输入端用于接收所述N位PRBS信号中的第i位信号的反相信号，所述第一选择器的第二输入端用于接收第一预设固定电平，所述第一选择器的选择端与所述内部判决单元的输出端连接；

第二选择器，所述第二选择器的第一输入端用于接收所述N位PRBS信号中的第i位信号的反相信号，所述第一选择器的第二输入端用于接收第二预设固定电平，所述第二选择器的选择端与所述内部判决单元的输出端连接；

其中，所述第一预设固定电平与所述第二预设固定电平相反。