[发明专利]垂直结构的薄膜晶体管和电子器件

说明书

本申请提供一种垂直结构的薄膜晶体管和电子器件；该垂直结构的薄膜晶体管通过使第一掺杂部、沟道部和第二掺杂部叠层设置，可以实现极小沟道长度的多晶硅薄膜晶体管，并通过将第二掺杂部设置于绝缘层的过孔内，使第二掺杂部通过过孔与沟道部连接且部分接触，可以减小第二掺杂部与沟道部的接触面积，则减少了扩散至沟道区的离子，提高薄膜晶体管的器件稳定性，且减少了薄膜晶体管的投影面积，提高了显示面板的开口率，有利于开发高分辨率和高刷新率的产品、甚至实现部分芯片的功能。

技术领域

本申请涉及显示技术领域，尤其是涉及一种垂直结构的薄膜晶体管和电子器件。

背景技术

随着显示技术的发展，现有显示器件为了实现窄边框、高开口率、稿亮度和高分辨率，需要将薄膜晶体管的尺寸和占用面积减小。但多晶硅薄膜晶体管的迁移率较小，为了提高薄膜晶体管的迁移率，需要减小沟道长度也就是增大有源层的占用面积，且沟道长度受到工艺限制导致缩小程度有限，导致显示器件无法兼顾薄膜晶体管的迁移率和尺寸。现有显示器件为了解决这一问题，设计一种垂直结构的薄膜晶体管，通过将有源层的厚度作为薄膜晶体管的沟道长度，不会受到工艺限制，可以实现极小沟道长度的薄膜晶体管。但在垂直结构的薄膜晶体管的制备过程中，由于欧姆接触区设置于沟道区上下两侧，导致欧姆接触区的离子容易扩散至沟道，造成器件稳定性变差。

所以，现有垂直结构的薄膜晶体管存在欧姆接触区的离子容易扩散至沟道导致薄膜晶体管的稳定性较差的技术问题。

发明内容

本申请实施例提供一种垂直结构的薄膜晶体管和电子器件，用以缓解现有垂直结构的薄膜晶体管存在欧姆接触区的离子容易扩散至沟道导致薄膜晶体管的稳定性较差的技术问题。

本申请实施例提供一种垂直结构的薄膜晶体管，该垂直结构的薄膜晶体管包括：

绝缘衬底；

有源层，设置于所述绝缘衬底的一侧，所述有源层包括叠层设置的第一掺杂部、沟道部和第二掺杂部；

绝缘层，设置于所述沟道部远离所述第一掺杂部的一侧，所述绝缘层包括过孔；

其中，所述第二掺杂部设置于所述过孔内，所述第二掺杂部通过所述过孔与所述沟道部连接且部分接触。

在一些实施例中，所述垂直结构的薄膜晶体管还包括源漏极层，所述源漏极层设置于所述绝缘层远离所述有源层的一侧，所述源漏极层包括第一电极和第二电极，所述过孔包括第一过孔和第二过孔，所述第一电极通过所述第一过孔与所述第一掺杂部电连接，所述第二掺杂部设置于所述第二过孔内，所述第二电极与所述第二掺杂部接触。

在一些实施例中，所述第一掺杂部的材料包括N型掺杂的多晶硅，所述第二掺杂部的材料包括N型掺杂的非晶硅。

在一些实施例中，所述第一掺杂部在靠近所述绝缘衬底一侧的掺杂离子浓度大于所述第一掺杂部在靠近所述沟道部一侧的掺杂离子浓度。

在一些实施例中，所述第一掺杂部包括第一重掺杂部和第一轻掺杂部，所述第一重掺杂部的掺杂离子浓度大于所述第一轻掺杂部的掺杂离子浓度，所述第一轻掺杂部设置于所述第一重掺杂部和所述沟道部之间。

在一些实施例中，所述第一轻掺杂部包括第三过孔，所述第一电极通过所述第一过孔和所述第三过孔与所述第一重掺杂部电连接，且所述第一电极通过所述第一过孔和所述第三过孔与所述第一轻掺杂部电连接。

在一些实施例中，所述第一重掺杂部的宽度大于所述第一轻掺杂部的宽度，所述第一电极通过所述第一过孔与所述第一重掺杂部电连接。

在一些实施例中，所述第一掺杂部的材料包括N型掺杂的非晶硅。

在一些实施例中，所述第二掺杂部在靠近所述源漏极层的一侧的掺杂离子浓度大于所述第二掺杂部在靠近所述沟道部的一侧的掺杂离子浓度。