[发明专利]基于生成式深度学习的芯片布线系统及方法

说明书

一种基于生成式深度学习的芯片布线系统及方法，包括：数据预处理模块、基础条件生成对抗网络模块、多尺度条件生成对抗网络模块、条件生成对抗网络参数更新模块、后处理模块、深度隐变量学习网络模块和深度隐变量学习网络参数更新模块，本发明通过条件生成对抗模型方法设计新的智能布线求解器，通过人工智能常见的数据驱动机制，以预训练搭配监督训练的方式使算法具有能泛化到新网表图的能力；采用多尺度的模型使算法可以对大尺寸的芯片进行布线，从而生成更准确的结果，可以用较于大尺寸的芯片和网，并且能够直接迁移尺寸更小的芯片布线求解网络的结果至更大尺寸的芯片，因此本发明具有更强的可塑性和可扩展性，可以花费较少的微调训练就适用于大尺寸芯片。

技术领域

本发明涉及的是一种集成电路芯片设计领域的技术，具体是一种基于生成式深度学习的芯片布线系统及方法。

背景技术

电子设计自动化(Electronic design automation,EDA)是集成电路的上游产业，目的是为复杂电路设计提供自动化解决方案。随着芯片规模的快速扩展，求解芯片布线问题的算法复杂度也随着网表的数量、单个网表的规模、布线网格的规模以及计算剩余布线资源所花费的时间的不断增大而迅速攀升。目前已有的求解布线问题的算法通常基于网表分解、模式布线、迷宫布线和基于谈判的拆解与重布线等传统算法，在时间效率和对具体布线问题的设计复杂度上都具有瓶颈，并且无法有效利用现有的高速发展的处理器算力以及随之得到革新的AI技术。近年来，随着机器学习领域的不断突破，越来越多的研究人员开始尝试使用机器学习技术求解科学和工业问题，其中就包括芯片布线问题。科研人员通过神经网络对网表结构、初始布局指示、相对面积等高维数据的数据路径模式进行提取和评估，以此预测布线的结果，从而帮助传统布局算法得到更优解。

条件生成对抗网络(cGAN)是在生成对抗网络(Generative AdversarialNetworks,GAN)的基础上做的一种改进，通过给原始GAN的生成器G和判别器D添加额外的条件信息，实现条件生成模型。这里的额外的条件信息可以是类别标签或者其它的辅助信息。cGAN的目标是根据已知的条件信息通过生成器G生成满足数据真实分布的结果，并且让判别器D无法在给定条件信息的基础上分辨出生成器G生成的结果和真实结果。

发明内容

本发明针对现有基于学习的方法难以处理智能芯片布线问题中尺寸较大的芯片、数量级巨大的网表和拥有多引脚的单个网表的不足，提出一种基于生成式深度学习的芯片布线系统及方法，通过条件生成对抗模型方法设计新的智能布线求解器，通过人工智能常见的数据驱动机制，以预训练搭配监督训练的方式使算法具有能泛化到新网表图的能力；采用多尺度的模型使算法可以对大尺寸的芯片进行布线，从而生成更准确的结果，可以用较于大尺寸的芯片和网，并且能够直接迁移尺寸更小的芯片布线求解网络的结果至更大尺寸的芯片，因此本发明具有更强的可塑性和可扩展性，可以花费较少的微调训练就适用于大尺寸芯片。

本发明是通过以下技术方案实现的：