[发明专利]一种集成电路的布线优化方法、优化装置和相关设备

说明书

本发明提供了一种集成电路的布线优化方法、优化装置和相关设备，其中布线优化方法包括：确定目标走线，目标走线为集成电路中任一存在时序违例的走线；将集成电路的一个布线层确定为目标布线层，目标布线层为目标走线所在布线层或目标走线顶部的任一布线层；确定目标布线层是否存在目标区域，目标区域用于使在其内部绕线的目标走线的走线间距大于目标走线的当前走线间距；若目标布线层存在目标区域，对目标走线进行重新绕线，并使目标走线在目标区域内部绕线，从而可以使得重新绕线后目标走线的走线间距较大，进而可以减小或消除目标走线的串扰。

技术领域

本发明涉及集成电路设计技术领域，具体涉及一种集成电路的布线优化方法、优化装置和相关设备。

背景技术

集成电路设计包括前端功能设计阶段和后端物理实现阶段。前端功能设计阶段包括逻辑设计与综合等，后端物理实现阶段包括芯片布局、时钟综合以及布线等。在布线阶段，需要对时钟线以及信号线等走线进行合理的布线，以满足芯片面积等要求。但是，目前的布线方式容易导致走线之间出现串扰，影响走线对信号的传输效果。

发明内容

有鉴于此，本发明致力于提供一种集成电路的布线优化方法、优化装置和相关设备，以更合理地优化布线，避免因走线间的串扰影响信号的传输效果。

第一方面，本发明提供了一种集成电路的布线优化方法，包括：

确定目标走线，所述目标走线为集成电路中任一存在时序违例的走线；

将所述集成电路的一个布线层确定为目标布线层，所述目标布线层为所述目标走线所在布线层或所述目标走线顶部的任一布线层；

确定所述目标布线层是否存在目标区域，所述目标区域用于使在其内部绕线的所述目标走线的走线间距大于所述目标走线的当前走线间距；

若所述目标布线层存在所述目标区域，对所述目标走线进行重新绕线，并使所述目标走线在所述目标区域内部绕线。

可选地，若所述目标布线层不存在所述目标区域，将所述集成电路的下一个布线层确定为目标布线层；其中，下一个目标布线层位于前一个目标布线层的顶部。

可选地，所述确定所述目标布线层是否存在目标区域包括：

将所述目标布线层与所述目标走线对应的区域确定为起始区域；

确定所述起始区域周边预设距离内是否存在目标区域；

若所述周边预设距离内存在目标区域，则所述目标布线层存在目标区域。

可选地，所述确定所述起始区域周边预设距离内是否存在目标区域包括：

将远离所述起始区域的一个方向确定为目标方向；

沿所述目标方向将所述起始区域预设距离内的区域分为多个子区域；

确定所述多个子区域中是否存在目标子区域，所述目标子区域内的走线密度小于预设密度，所述预设密度小于所述目标走线的当前走线密度；

若存在所述目标子区域，则所述预设距离内存在所述目标区域。

可选地，若不存在所述目标子区域，将远离所述起始区域的另一个方向确定为目标方向。

可选地，所述目标方向与所述目标走线的延伸方向垂直。

可选地，所述子区域的长度大于或等于所述目标走线的长度，所述子区域的宽度至少大于所述目标走线的宽度与所述目标走线的当前走线间距之和。

可选地，所述预设距离的范围为45μm~55μm；所述预设密度的范围为25%~35%。

可选地，所述对所述目标走线进行重新绕线包括：