[发明专利]互连结构的形成方法

说明书

本公开描述了一种用于形成互连结构的方法。在一些实施例中，该方法包括形成导电层，移除导电层的部分以形成从底部向上延伸的导孔部分，在导孔部分和底部上方形成牺牲层，使牺牲层凹蚀至一水平，其大抵等于或低于底部的顶表面的水平，在导孔部分、底部和牺牲层上方形成第一介电材料，并且移除牺牲层以形成邻近底部的气隙。

技术领域

本发明是关于半导体的制造方法，特别是关于互连结构的制造方法。

背景技术

随着半导体工业引入具有更高性能和更多功能的新一代集成电路(IC)，形成IC的元件的密度增加，而组件或元件之间的尺寸、尺寸和间距减小。在过去，这种减少仅受到光学微影定义结构的能力的限制，具有较小尺寸的装置几何形状(device geometries)产生了新的限制因素。例如，随着后端制程(back-end-of-line,BEOL)互连结构中介电材料中的导电部件的纵横比变得更高，电阻率和阻容(resistive-capacitive,RC)延迟也会增加。因此，需要改进的形成互连结构的方法。

发明内容

本案提供了一种互连结构的形成方法，包括：形成导电层；移除导电层的多个部分，以形成从底部向上延伸的导孔部分；在导孔部分及底部上形成牺牲层；凹蚀牺牲层至一水平，其大抵等于或低于底部的一顶表面的一水平；在导孔部分、底部及牺牲层上方形成第一介电材料；以及移除牺牲层，以形成邻近底部的气隙。

本案还提供了一种互连结构的形成方法，包括：形导电层；移除导电层的第一部分，以形成导孔部分；移除导电层的多个第二部分，以形成多个底部，其中导孔部分从底部之一向上延伸；在导孔部分及底部上方形成牺牲层，其中牺牲层形成在相邻的底部之间；在导孔部分、底部及牺牲层上方形成第一介电材料；移除牺牲材料，以在相邻的底部之间形成多个气隙；在导孔部分上形成阻挡层(blocking layer)；在第一介电材料上选择地形成蚀刻停止层；以及在导孔部分及蚀刻停止层上形成第二介电材料。

本案更提供了一种互连结构，包括：多个导线，设置在介电层上，其中多个气隙位于相邻的导线之间，且各气隙的高度大抵等于各导线的高度；导电孔，从导线之一向上延伸，其中导电孔与导电孔从其向上延伸的导线为单块(monolithic)且具有大抵相同的晶粒尺寸；以及第一介电材料，设置在导线上方，其中第一介电材料围绕导电孔。

附图说明

以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A为根据一些实施例的半导体装置结构的各个制造阶段之一的透视图。

图1B为根据一些实施例的沿图1A的线A-A截取的半导体装置结构的制造阶段的剖面图。

图2为根据一些实施例的半导体装置结构的制造阶段的剖面图。

图3A-图13A、图13A-1、图14A-图16A为根据一些实施例的互连结构的各个制造阶段的剖面图。

图3B-图16B分别为根据一些实施例的图3A-图16A的互连结构的各个制造阶段的俯视图。

图17A-图17C为根据一些实施例的沿图16A的线B-B截取的互连结构的各个制造阶段的剖面图。

图18A-图18C为根据另一些实施例的沿图16A的线B-B截取的互连结构的各个制造阶段的剖面图。

其中，附图标记说明如下：

100：半导体装置结构

102：基板

108：通道区

114：隔离区

122：栅极间隔物