[发明专利]一种高密度集成基板结构和制造方法

说明书

本发明提供一种高密度集成基板结构和制造方法，所述基板结构包括：重布线层、高密度互连基板、填充封装层和焊料阵列；高密度互连基板的第一互连面与第二布线面形成电连接。本发明通过重布线层对高密度互连基板线路的扇出，提高基板结构可实现的线路密度，缩小基板结构所需尺寸；同时利用重布线层可直接封装的特点，使前道、后道工艺不必分厂进行，缩短制备时间；另外通过重布线层的设置使基板结构可以兼容不同类型的芯片和元器件；最后配合高密度互连基板的支撑作用，减少重布线层封装强度不够导致非平面化或卷曲，提高了基板结构的性能可靠性。

技术领域

本发明属于半导体集成电路制造技术领域，特别是涉及一种高密度集成基板结构和制造方法。

背景技术

随着半导体产业的快速发展，芯片的最小特征尺寸也在不断地突破极限，进入纳米级别。半导体产品向小型化、密集化发展，这对集成基板的电路密度、精度也提出了更高要求，从而出现了使用微孔制程实现的高密度集成基板（HDI PCB）。

现有技术中的HDI PCB的线宽只能达到10μm，使集成基板器件的线路密度受到了很大限制，从而限制了集成基板所能达到的最小尺寸，同时也限制了集成基板器件可以兼容的芯片或元器件的多样性。

并且目前使用的HDI PCB封装多为前道工序、后道工序分开，其中搬运、转换、重新配合的时间较长，会使集成基板器件的生产效率大打折扣。

现有的扇出封装通过重布线层（RDL）直接将焊料凸点和芯片连接起来，可以实现更高密度的封装。然而这种技术中由于RDL使用环氧树脂进行填充使得其封装支撑强度较小，使得整体封装内部容易翘曲或非平面化，影响封装内结构稳定性。

在另一种现有技术中，2.5D封装技术通过中介层将基板和芯片连接起来实现更高密度的封装。其中的中介层可以是整块玻璃、硅或硅桥（TSV）。然而整块玻璃或硅成本过高，TSV的填充空隙问题会影响器件稳定性，并且TSV在中介层中的制备时间也较长。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上现有技术的缺点，本发明的目的在于提供一种高密度集成基板结构和制造方法，用于解决现有技术中如何实现集成基板高密度高可靠性的问题。

为实现上述目的，本发明提供以下技术方案：

第一方面，本发明提供一种高密度集成基板结构，所述基板结构包括：重布线层、高密度互连基板、填充封装层和焊料阵列；

所述重布线层进行电连接的两个相对表面为第一布线面和第二布线面；所述高密度互连基板包括相对的第一互连面和第二互连面，所述第一互连面与所述第二布线面形成有效电连接；所述填充封装层填充在所述第一布线面和所述第二互连面之间，覆盖所述重布线层和所述高密度互连基板；

所述焊料阵列包括互连焊料阵列和基板焊料阵列，所述互连焊料阵列设置于所述高密度互连基板的所述第一互连面与所述第二布线面之间，所述基板焊料阵列设置于所述高密度互连基板的所述第二互连面上。

可选地，所述填充封装层延伸至所述第二互连面以下，覆盖所述基板焊料阵列所述第二互连面的部分。

可选地，所述高密度集成基板结构还包括半导体芯片组，所述半导体芯片组位于所述第一布线面上，所述半导体芯片组包括相对的焊接面和外接面；所述半导体芯片组的焊接面与所述第一布线面电连接。

可选地，所述半导体芯片组包括电容、电感、电阻、电晶体开关、毫米波天线、图形处理器、电源管理单元、动态随机存储器、闪存、滤波器中的一种或一种以上的芯片或元器件。

可选地，所述重布线层包括依次层叠的多个线路层和多个电介质层，以及位于相邻两线路层之间的导电通孔。