[发明专利]组装半导体器件的方法和对应的半导体器件

说明书

本发明的各个实施例涉及组装半导体器件的方法和对应的半导体器件。引线框包括管芯焊盘，管芯焊盘上布置有第一半导体管芯，其中导电带在第一半导体管芯上延伸。第一半导体管芯位于引线框和导电带中间。第二半导体管芯被安装在导电带上，用于在同一管芯焊盘上提供第二半导体管芯和第一半导体管芯的堆叠布置，其中至少一个导电带在第一半导体管芯和第二半导体管芯中间。封装尺寸减小因此可以在不明显影响器件组装流程的情况下实现。

相关申请的交叉引用

本申请要求于2021年7月30日提交的意大利专利申请号102021000020552的优先权，其全部内容在法律允许的最大范围内通过引用并入于此。

技术领域

本说明书涉及半导体器件。

一个或多个实施例可以有利地应用于功率半导体器件。

背景技术

在各种功率半导体器件(包括例如，方形扁平无引脚(QFN)封装中的功率半导体器件)中，一个或多个功率集成电路芯片或管芯与驱动器集成电路芯片或者例如使用BCD(Bipolar-CMOS-DMOS)技术制造的芯片并排布置。

这些芯片(或管芯：术语“芯片”和“管芯”在本文中用作同义词)可以被安装在引线框中的相应相邻管芯焊盘或焊垫(paddle)上。

引线键合(wire bonding)被用于提供管芯到管芯或管芯到引线框的连接(例如，信号、接地)，并且被楔形键合到引线框引线的所谓“带”被用于提供适合承载高电流的导线或路径。

在这样的布置中，用于安装各种电源和驱动器芯片或管芯的不同管芯焊盘或焊垫占据了大量的衬底(引线框)空间。

本领域需要为适当地处理这样的问题做出贡献。

发明内容

一个或多个实施例涉及方法。

一个或多个实施例涉及对应的半导体器件。诸如包括多个相互耦接的半导体集成电路芯片或管芯的功率器件的半导体器件可以是这样的器件的示例。

一个或多个实施例涉及通过使用用于附接的一个或多个带状区段，将至少一个管芯(例如，驱动器或控制器管芯)堆叠到另一管芯(例如，功率管芯)上。

通过这种方式，整体封装高度(略微)增加，而增加量在很大程度上被封装占用空间的显著减少所补偿。这可能使得更小的引线框、更小的封装以及最终安装到诸如印刷电路板(PCB)的衬底上的占用空间减少。

因此一个或多个实施例依赖于出人意料的认识，诸如通常用于在半导体功率器件中提供电流通道或路径的带足够牢固来充分支撑附接在其上的一个或多个半导体芯片。

一个或多个实施例提供以下优点中的一个或多个：与现有导线键合机的兼容性；提供了即插即用工艺，其中组装步骤的数量保持基本不变；广泛适用于多种引线框封装；封装尺寸减小；由于封装尺寸减小而节省成本；以及由于能够根据期望规格定制导线和带，因此具有选择性。

正如在包括堆叠芯片的布置中的情况一样，通过使用布置在其之间的带作为支撑结构，某个芯片(例如，较小的芯片)可以被放置在至少另一个芯片的“顶部”。

一个或多个实施例因此有助于减小半导体芯片封装的总体X尺寸和Y尺寸，并具有在制造半导体器件中利用管芯键合、导线键合和带键合(加上芯片或管芯堆叠)的可能协同组合的能力。

附图说明

现在将参考附图，仅通过示例的方式来描述一个或多个实施例，其中：

图1和图2是包括多个半导体芯片的半导体器件的平面图，多个半导体芯片被布置在具有提供功率连接通道或路径的带的衬底上；

图3是根据本说明书的实施例的半导体器件的平面图；