[发明专利]半导体装置和包括该半导体装置的数据存储系统

权利要求书

1.一种半导体装置，包括：

下结构，其包括半导体衬底和所述半导体衬底上的电路装置；

图案结构，其设置在所述下结构上，并且包括下图案层、所述下图案层上的中间图案层和所述中间图案层上的上图案层；

堆叠结构，其包括在竖直方向上交替地堆叠在所述图案结构上的层间绝缘层和栅电极；

沟道结构，其穿透所述堆叠结构，并且在所述竖直方向上延伸；以及

分离结构，其在所述竖直方向上穿透所述堆叠结构，将所述堆叠结构的所述栅电极彼此分离，并且在与所述竖直方向垂直的第一方向上延伸，其中：

所述沟道结构包括核心绝缘层、所述核心绝缘层的侧表面上的沟道层、延伸到所述沟道层与所述栅电极之间的区域的栅极电介质层、以及在所述核心绝缘层上与所述沟道层接触的沟道焊盘，

所述沟道焊盘的一部分在水平方向上与所述栅电极之中的最上面的栅电极重叠，

所述沟道焊盘包括第一焊盘层和所述第一焊盘层上的第二焊盘层，

所述第一焊盘层至少覆盖所述第二焊盘层的侧表面，并且与所述沟道层接触，

所述第二焊盘层包括掺杂有杂质并且具有N型导电性的掺杂的多晶硅，并且

所述第一焊盘层包括未掺杂的多晶硅区域和掺杂的多晶硅区域中的至少一个，所述掺杂的多晶硅区域具有N型导电性并且具有比所述第二焊盘层的杂质浓度低的杂质浓度。

2.根据权利要求1所述的半导体装置，其中：

所述第一焊盘层的所述掺杂的多晶硅区域与所述第二焊盘层接触，

所述第一焊盘层包括在所述水平方向上与所述最上面的栅电极重叠的重叠区域，并且

耗尽区域形成在与所述沟道层相邻的所述重叠区域中。

3.根据权利要求2所述的半导体装置，其中，所述耗尽区域在所述半导体装置的擦除操作期间引起栅致漏极泄漏电流以形成电子空穴对。

4.根据权利要求2所述的半导体装置，其中：

所述重叠区域包括杂质浓度小于2×10¹⁹/cm³的区域，并且

所述耗尽区域形成在所述重叠区域中。

5.根据权利要求1所述的半导体装置，其中：

所述第一焊盘层在与所述沟道层的内侧表面接触的区域中在所述水平方向上具有第一厚度，并且

所述第一厚度在3nm至10nm的范围内。

6.根据权利要求1所述的半导体装置，其中：

所述第一焊盘层在与所述沟道层的内侧表面接触的区域中在所述水平方向上具有第一厚度，并且

所述第一厚度在5nm至9nm的范围内。

7.根据权利要求1所述的半导体装置，其中，所述第一焊盘层与所述第二焊盘层的所述侧表面和下表面接触。

8.根据权利要求1所述的半导体装置，其中：

所述第一焊盘层具有与所述沟道层接触的第一侧表面和与所述第二焊盘层接触的第二侧表面，并且

所述第一侧表面的斜坡与所述第二侧表面的斜坡不同。

9.根据权利要求所8述的半导体装置，其中，所述第一焊盘层包括在与所述沟道层的内侧表面接触的区域中在所述水平方向上截取的厚度朝向上端减小的部分。

10.根据权利要求8所述的半导体装置，其中，所述第二焊盘层的底表面与所述核心绝缘层的上表面接触。

11.根据权利要求8所述的半导体装置，其中，所述第二焊盘层在所述侧表面下方与所述第一焊盘层接触，并且在所述侧表面上方与所述沟道层接触。

12.根据权利要求1所述的半导体装置，其中，所述第一焊盘层的与所述第二焊盘层接触的表面具有锯齿状部分。