[发明专利]LDMOS器件、制备方法及芯片

说明书

本发明提供一种LDMOS器件、制备方法及芯片。该器件包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，二氧化硅层形成在半导体衬底的上方，高K金属氧化物层形成在二氧化硅层上方，金属电极层形成在高K金属氧化物层上方；高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。该器件去掉漏极结构与漂移区之间的隔离结构，缩短导电路径，降低导通电阻，缩小器件尺寸，节约芯片面积；二氧化硅层连接衬底，减少界面态；采用高K金属氧化物层提升器件的击穿电压，弥补去掉隔离结构后栅极结构的击穿电压会降低的不足。

技术领域

本发明涉及半导体集成电路技术领域，具体地涉及一种LDMOS器件、一种LDMOS器件的制备方法以及一种芯片。

背景技术

随着时代发展，半导体的应用领域也已从传统的工业控制、通信、计算机、消费电子扩展到了新能源、智能电网、轨道交通、汽车电子等新领域。功率半导体器件追求的是对电能的处理，要求其本身具有高耐压和大电流特性。LDMOS（Lateral Double-DiffusedMOSFET）作为一种横向功率器件，具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。

尤为关键的是，LDMOS结构设计的优劣以及LDMOS自身工作的可靠性决定了整个功率集成电路的性能。因此，亟需通过器件的优化设计和工艺改进全面保障器件的电特性和可靠性。

传统器件采用的是多晶硅作为栅电极，且为了防止器件的栅氧击穿和有源区击穿，需要在栅电极与漂移区之间设置浅沟槽隔离区或者硅局部氧化隔离区（LOCOS）或者降低表面电场的氧化物隔离，这样一来会使导电路径延长，特征导通电阻增大，同时占用器件的面积，无法实现LDMOS器件高性能和小尺寸设计。

发明内容

本发明实施方式的目的是提供一种LDMOS器件、制备方法及芯片，该LDMOS器件去掉了栅极结构与漂移区之间的隔离结构，缩短了导电路径，降低了导通电阻，缩小器件尺寸，节约芯片面积；同时采用二氧化硅层连接高K金属氧化物层和衬底，能够减少界面态；采用高K金属氧化物层能够提升器件的击穿电压，弥补了去掉隔离结构后栅极结构的击穿电压会降低的不足。

为了实现上述目的，本发明第一方面提供一种LDMOS器件，包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区；所述半导体衬底内形成有所述体区和所述漂移区；所述栅极结构设置在半导体衬底的上方，且所述栅极结构一端位于所述体区上方，另一端位于所述漂移区上方；所述源极区形成在所述体区内且位于栅极结构的一侧；所述漏极区形成在所述漂移区内且位于栅极结构的另一侧；所述栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，所述二氧化硅层形成在所述半导体衬底的上方，所述高K金属氧化物层形成在所述二氧化硅层上方，所述金属电极层形成在所述高K金属氧化物层上方；所述高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。采用金属电极层有助于提升电路工作速度，同时金属电极层具有良好的栅控能力，有利于器件小尺寸化，金属电极层和高K金属氧化物层组合的栅极结构能够提升器件在极寒极热条件下的温度稳定性，高K金属氧化物层介质缺陷少，绝缘特性好，有利于提高器件可靠性。

可选的，所述金属电极层的金属元素与高K金属氧化物层的金属元素一致。增加金属电极层与高K金属氧化物层的匹配度和兼容性，具有更好的界面特性。

可选的，所述半导体衬底内还形成有高压阱区，所述漂移区和所述体区形成在所述高压阱区内。

可选的，所述高压阱区内还设置有第一浅沟槽隔离区和第一保护环，所述第一浅沟槽隔离区设置在第一保护环与所述漂移区之间。

可选的，所述半导体衬底内还设置有第二浅沟槽隔离区和第二保护环，所述第二浅沟槽隔离区设置在第二保护环与第一保护环之间。