[发明专利]一种复合功率器件结构及其制备方法

说明书

本发明提供一种复合功率器件结构及其制备方法，该复合功率器件结构包括半导体层、第一沟槽、介电层、屏蔽栅层、第二沟槽、第一栅极结构、第二栅极结构及源极接触孔，其中，第一沟槽位于半导体层中并沿X方向间隔排列；介电层位于第一沟槽内壁及底面；屏蔽栅层填充第一沟槽；第二沟槽位于相邻两第一沟槽之间；第一、二栅极结构分别位于第一沟槽与第二沟槽中，分别包括第一栅介质层与第一栅导电层及第二栅介质层与第二栅导电层；源极接触孔间隔排列于相邻两第一沟槽之间。本发明利用第一沟槽中的屏蔽栅层，平衡器件中漂移区的电荷，降低器件内阻，并于第二沟槽中形成第二栅导电层，避免了垂直型MOSFET中的JFET区，进一步降低器件内阻。

技术领域

本发明属于半导体集成电路制造领域，涉及一种复合功率器件结构及其制备方法。

背景技术

在功率MOSFET器件中，由于屏蔽栅沟槽MOSFET比传统沟槽MOSFET更低的导通电阻、更快的开关速度等优点，受到越来越多的重视。为了提高器件的耐压能力及降低器件的内阻，多种结构的屏蔽栅沟槽MOSFET相继出现，如图1及图2所示，分别为左右结构的屏蔽栅沟槽MOSFET的沟槽结构的剖面结构示意图及上下结构的屏蔽栅沟槽MOSFET的沟槽的剖面结构示意图，包括半导体层01、沟槽011、介电层012、屏蔽栅层013、栅导电层014、栅介质层015、层间介质层016及源极接触孔017。

为了降低器件的内阻，通常采用减小器件的元胞单元尺寸的方式，以在同等的芯片面积下获得更低的内阻，但是基于工艺制程的限制及器件性能稳定性的考虑，器件的元胞单元的尺寸不可能无限制的缩小，继而使器件的内阻难以继续降低。

因此，急需寻找一种在不改变芯片面积、器件的元胞单元尺寸及器件的耐压值的情况下，获得更低器件的内阻的复合功率器件结构。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种复合功率器件结构及其制备方法，用于解决现有技术中器件的元胞单元尺寸及耐压值的限制，器件的内阻难以降低的问题。

为实现上述目的及其他相关目的，本发明提供了一种复合功率器件结构的制备方法，包括以下步骤：

提供一半导体层，并于所述半导体层中形成多个沿X方向间隔排列的第一沟槽，且所述第一沟槽的开口向上且沿Y方向延伸，所述X方向与所述Y方向垂直；

依次形成介电材料层及导电材料层于所述第一沟槽内，所述介电材料层位于所述第一沟槽的内壁与底面，所述导电材料层位于所述介电材料层的表面，并刻蚀所述导电材料层以得到屏蔽栅层；

于相邻两个所述第一沟槽之间的所述半导体层中形成至少一个第二沟槽，所述第二沟槽开口向上，并形成位于所述第一沟槽的内壁与底面的介电层；

形成第一栅结构于所述第一沟槽中，形成第二栅结构于所述第二沟槽中，所述第一栅结构包括第一栅介质层及第一栅导电层，所述第二栅结构包括第二栅介质层及第二栅导电层；

于相邻两个所述第一沟槽之间形成多个间隔排列的源极接触孔。

可选地，所述第一沟槽的沟槽深度大于所述第二沟槽的沟槽深度。

可选地，相邻两个所述第一沟槽之间形成有多个沿Y方向间隔排列的所述第二沟槽，且所述第二沟槽的至少一端与所述第一沟槽连通。

可选地，至少一个所述源极接触孔位于相邻两个所述第二沟槽之间。

可选地，所述第二沟槽沿Y方向弯折延伸，且所述第二沟槽不与所述第一沟槽连通，所述源极接触孔分列于所述第二沟槽沿所述X方向的两侧。

可选地，沿X方向排列的相邻两个所述第二沟槽的位置相对于Y方向呈对称分布，沿X方向排列的相邻两个所述源极接触孔的位置相对于Y方向呈对称分布。