[发明专利]保护二极管的识别、绕线方法及测试芯片设计方法和系统

说明书

本发明提供保护二极管的识别方法，包括：获取版图，识别出源漏掺杂区；识别出与所述源漏掺杂区有接触并且与除所述源漏掺杂区外的有源区没有接触和与栅极连接线没有接触的有源区连接线，即保护二极管的引脚；通过识别出所述保护二极管的引脚实现对保护二极管的识别。可以自动快速地为避免天线效应提供可选保护二极管。本发明还提供的绕线方法通过本发明的保护二极管的识别方法得到保护二极管的引脚，可自动连接到晶体管的栅极，从而保护栅极。本发明的测试芯片设计方法对于晶体管型的目标对象，利用本发明的绕线方法，可自动快速添加保护二极管，进一步提高了设计效率。本发明的测试芯片设计方法、系统、测试芯片具有相应优势。

技术领域

本发明属于半导体设计和生产技术领域，尤其涉及保护二极管的识别方法、添加保护二极管的晶体管绕线方法和相应的测试芯片及其设计方法、系统。

背景技术

芯片制造过程中，每一层金属或者掩膜都是一层一层制造然后堆叠起来。暴露的金属线或者多晶硅(polysilicon)等导体就像是一根根天线，会收集游离电荷导致电位升高。在制造中离子注入以及刻蚀会产生大量这种游离电荷，天线越长，收集的电荷也就越多，电压就越高。如果恰好这片导体碰巧只接了MOS的栅，就会在多晶硅栅下的薄氧化层形成F-N隧穿电流以此泄放电荷，如果电荷聚集较多，那么高电压产生的大电流会损害栅氧化层，轻则损伤栅氧层影响阈值电压Vt，严重的可能直接击穿使电路失效。这个现象一般称为天线效应（Process Antenna Effect，PAE），又称之为“等离子导致栅氧损伤（plasmainduced gate oxide damage，PID）。尤其是随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。为了避免天线效应造成损害，常见的保护措施有跳线法等。跳线法一般通过改变金属布线的层次来解决天线效应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题。

在基于实际产品的测试芯片中，待测器件都已经完成了绕线后，在该测试芯片中还会有很多待测器件之外的环境器件，即没有连接引线的器件。对于晶体管型待测器件，为了确保栅极不被静电放电电流击穿，需要添加保护二极管。因此，如果能在数量众多的环境器件中，快速准确地识别出可以作为保护二极管的器件，将能为晶体管型待测器件的天线效应问题提供一个有效可行的解决方案。

因此目前十分需要研究一种保护二极管的识别方法、添加保护二极管的晶体管绕线方法及相应的测试芯片设计方法，能够快速准确地识别出可以作为保护二极管的器件，利用芯片中没有连接引线的环境器件来充当保护二极管，解决晶体管型待测器件的天线效应，以此进一步推动半导体设计和生产技术的深入发展及广泛应用。

发明内容

本发明是为解决上述现有技术的全部或部分问题，本发明一方面提供了一种保护二极管的识别方法，适用于识别可以作为保护二极管的器件。本发明的另外一个方面提供了可自动在栅极添加保护二极管的新型绕线方法基于本发明的保护二极管的识别方法，以及一种测试芯片设计方法、系统及测试芯片，采用了本发明的绕线方法。

本发明一方面提供的保护二极管的识别方法，包括：获取版图，识别出源漏掺杂区；识别出与所述源漏掺杂区（NSD或PSD）有接触并且与除所述源漏掺杂区（NSD或PSD）外的有源区（AA）没有接触和与栅极连接线没有接触的有源区连接线，即保护二极管的引脚；通过识别出所述保护二极管的引脚实现对保护二极管的识别。通过识别与源漏掺杂区（NSD或PSD）有接触、与除源漏掺杂区（NSD或PSD）外的有源区、栅极连接线都没有接触的有源区连接线能够自动快速且准确的在版图中获取满足上述条件的有源区连接线，作为保护二极管的引脚，通过对引脚的识别进而识别出可以作为保护二极管的器件，方法简洁、结果直观、识别效率高，能够利用芯片中没有连接引线的环境器件来充当保护二极管能够避免在没有天线效应的金属布线上浪费不必要的资源，在使用保护二极管时不会额外增加芯片面积。