[发明专利]芯片内部供电电路及其控制方法

权利要求书

1.一种芯片内部供电电路，其特征在于，包括：供电模块、判决电路和逻辑链路；

所述供电模块接收第一输入电压，所述逻辑链路接收第二输入电压；

所述供电模块电连所述逻辑链路，所述逻辑链路还电连所述判决电路，所述判决电路输出判决结果；

所述供电模块接收第一使能信号，并根据所述第一使能信号输出所述第一输入电压，以作为芯片内部供电电路的输出电压；

所述逻辑链路接收第二使能信号和所述判决结果，并根据所述第二使能信号和所述判决结果，输出所述第二输入电压或电源电压，以作为所述芯片内部供电电路的输出电压。

2.根据权利要求1所述的芯片内部供电电路，其特征在于，所述判决电路包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管和第一电流源电路；

所述第一P型晶体管的源极接收所述电源电压，所述第一P型晶体管的栅极接入所述第二使能信号的反相信号，所述第二P型晶体管的源极连接所述第三P型晶体管的源极，所述第一P型晶体管的漏极连接所述第二P型晶体管的源极和所述第三P型晶体管的源极；

所述第二P型晶体管的栅极接入控制电压，所述第二P型晶体管的漏极连接所述第一N型晶体管的漏极；

所述第三P型晶体管的栅极接入所述控制电压，所述第三P型晶体管的漏极连接所述第二N型晶体管的漏极；所述控制电压用于使得所述第二P型晶体管工作在饱和区，且所述第三P型晶体管工作在线性区；

所述第一N型晶体管的栅极接收所述第二使能信号，所述第一N型晶体管的源极连接所述第一电流源电路的输出端；

所述第二N型晶体管的栅极接收所述第二使能信号，所述第二N型晶体管的源极连接所述第一电流源电路的输入端，所述第一电流源电路的输出端接地。

3.根据权利要求2所述的芯片内部供电电路，其特征在于，所述逻辑链路包括：第一开关、第二开关；所述第一开关电连所述第二开关。

4.根据权利要求3所述的芯片内部供电电路，其特征在于，所述供电模块包括：第三N型晶体管、第四N型晶体管、第四P型晶体管、第五P型晶体管、第二电流源电路、第三电流源电路、第四电流源电路、第三开关；

所述第三N型晶体管的栅极连接所述第一输入电压，所述第三N型晶体管的漏极连接所述电源电压，所述第三N型晶体管的源极连接所述第二电流源电路的输入端，所述第二电流源电路的输出端接地；

所述第三电流源电路的输入端连接所述电源电压，所述第三电流源电路的输出端连接所述第四N型晶体管的漏极，所述第四N型晶体管的源极连接所述第二电流源电路的输入端，所述第四N型晶体管的栅极连接所述第四P型晶体管的源极；

所述第四P型晶体管的漏极连接所述第四电流源电路的输入端，所述第四电流源电路的输出端接地，所述第四P型晶体管的栅极连接所述第五P型晶体管的栅极，所述第五P型晶体管的漏极接地，所述第五P型晶体管的源极电连所述第三开关，所述第三开关受所述第一使能信号控制。

5.根据权利要求4所述的芯片内部供电电路，其特征在于，包括：

所述逻辑链路电连所述第三P型晶体管的漏极和所述第二N型晶体管的漏极；

所述第三开关电连所述逻辑链路。

6.根据权利要求5所述的芯片内部供电电路，其特征在于，所述第一开关、所述第二开关和所述第三开关为MOS管开关电路或传输门电路。

7.一种芯片内部供电电路的控制方法，其特征在于，应用于如权利要求1-6中任一项所述的芯片内部供电电路，包括：

当所述供电模块接收到所述第一使能信号时，所述芯片内部供电电路输出所述第一输入电压；

当所述逻辑链路接收到所述第二使能信号和所述判决结果时，所述芯片内部供电电路输出所述第二输入电压或电源电压。