[发明专利]一种多元LDPC码译码方法和译码器

说明书

本发明涉及通信技术领域，特别是指一种多元LDPC码译码方法和译码器。方法包括：对系统初始化；对所述多元LDPC码进行译码，在译码的过程中，将属于多帧或同一帧内多行的列信息同时进行FFT运算；当译码迭代次数达到设定的最大值时，利用译码迭代得到的更新后的分层信息进行判决。采用本发明，可以充分利用现有硬件强大的矩阵算力进而加速多元LDPC码的译码过程。

技术领域

本发明涉及通信技术领域，特别是指一种多元LDPC码译码方法和译码器。

背景技术

与二元LDPC码相比，在中短码长情况下多元LDPC码可以获得1dB左右的编码增益。对于多元LDPC码的译码器，文献中主要采用的是纠错性能较好的BP译码算法，如FFT-QSPA，Min-Sum和Min-Max。相对于Min-Sum和Min-Max译码算法，FFT-QSPA译码算法可以获得最好的译码性能。多元LDPC码行信息更新过程的复杂度最高，现有软硬件译码器的译码速率并不高，无法满足未来通信系统的发展需求。

发明内容

本发明的主要目的是提供一种多元LDPC码译码方法和译码器，以便加速多元LDPC码的译码过程。

为了实现上述目的，本发明提供一种多元LDPC码译码方法，包括：

对系统初始化；

对所述多元LDPC码进行译码，在译码的过程中，将属于多帧或同一帧内多行的列信息同时进行FFT运算；

当译码迭代次数达到设定的最大值时，利用译码迭代得到的更新后的分层信息进行判决。

可选地，所述将属于多帧或者同一帧内多行的列信息同时进行FFT运算具体包括：

将来自于不同列的信息按行进行矩阵重组；

对重组后的矩阵进行基于矩阵运算的FFT变换。

可选地，所述对重组后的矩阵进行基于矩阵运算的FFT变换包括：

采用矩阵分块的方法来实现对矩阵运算的加速；

其中，在进行分块矩阵运算时，完成硬件的矩阵运算单元与矩阵块的映射，具体为对同时进行更新的矩阵块进行二维排布，同时进行更新的矩阵块的总个数为Matrix_Num，同时进行更新的矩阵块的行数设置为Matrix_Row＝M_G/M_DIM，则其列数为Matrix_Col＝Matrix_Num/Matrix_Row，其中M_G和N_G分别表示列信息矩阵和FFT变换矩阵的行数和列数，M_DIM和N_DIM分别表示硬件的矩阵运算单元所支持的基本矩阵块的行数和列数。

可选地，在FFT变换矩阵列维度上运算的次数为N_G/Matrix_Col×N_DIM。

可选地，对于FFT的变换矩阵，为将基本的FFT变换矩阵进行对角化扩展得到。

本发明还提供一种多元LDPC码译码器，包括：

初始化模块，用于对系统初始化；

译码模块，用于对所述多元LDPC码进行译码，在译码的过程中，将属于多帧或同一帧内多行的列信息同时进行FFT运算；

判决模块，用于当译码迭代次数达到设定的最大值时，利用译码迭代得到的更新后的分层信息进行判决。

可选地，所述译码模块具体包括：

矩阵重组子模块，用于将来自于不同列的信息按行进行矩阵重组；

FFT变换子模块，用于对重组后的矩阵进行基于矩阵运算的FFT变换。

可选地，所述FFT变换子模块，具体用于采用矩阵分块的方法使用Tensor核心来实现对矩阵运算的加速；