[发明专利]一种MOS管工作电路及电子设备

说明书

本发明涉及半导体器件封装领域，特别是公开了一种MOS管工作电路及电子设备，包括耗尽型MOS管、增强型MOS管、封装桥接线及抗干扰组件；所述耗尽型MOS管及所述增强型MOS管为合封的两MOS管；所述耗尽型MOS管的漏极与所述增强型MOS管的源极用于连接外部电通路；所述增强型MOS管的栅极用于连接控制端；所述耗尽型MOS管在所述增强型MOS管导通的场合，也处于导通状态；所述耗尽型MOS管的源极与所述增强型MOS管的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端；所述抗干扰引出端与所述抗干扰组件电连接。本发明提升了在测试并设置抗干扰器件时的灵活性，提升了电路布局的灵活性与方案泛用性。

技术领域

本发明涉及半导体器件封装领域，特别是涉及一种MOS管工作电路及电子设备。

背景技术

随着电子工业的快速发展，越来越多的半导体控制开关被应用于电路中，利用半导体作为开关，可以达到物理开关难以企及的开关频率、灵敏度与响应速度。

近年来，耗尽型MOS管越来越受到业界人士的重视，但耗尽型器件通常需要负压进行控制，为电路设计带来了新难题，为了使常规MOS驱动器也能控制耗尽型MOS管，一般采用增强型MOS管和耗尽型MOS管串接的方法，实现常规MOS驱动器对耗尽型MOS管的控制。

但需要注意的是，使用两MOS管串接合封的结构，由于增加了连接导线，也就增加了寄生电感，且增加的寄生电感不可精确计算控制。而当电流回路中的电感增加时，也就同时增强了磁场，从而导致EMI（Electromagnetic Interference，电磁干扰）增加。现有封装方式不能在合封器件内部调整EMI，只能通过外装其他抗干扰器件降低EMI对整体设备的影响，占用空间较大，降低排线灵活度，提升电路设计难度。

因此，如何提供一种封装方法降低EMI影响，占用空间较小，提升排线灵活度的方法，就成了本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种MOS管工作电路及电子设备，以解决现有技术中需要在MOS管封装外加装抗干扰器件降低EMI影响，占用空间大，排线灵活度低的问题。

为解决上述技术问题，本发明提供一种MOS管工作电路，包括耗尽型MOS管、增强型MOS管、封装桥接线及抗干扰组件；

所述耗尽型MOS管及所述增强型MOS管为合封的两MOS管；

所述耗尽型MOS管的漏极与所述增强型MOS管的源极用于连接外部电通路；所述增强型MOS管的栅极用于连接控制端；

所述耗尽型MOS管在所述增强型MOS管导通的场合，也处于导通状态；

所述耗尽型MOS管的源极与所述增强型MOS管的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端；

所述抗干扰引出端与所述抗干扰组件电连接。

可选地，在所述的MOS管工作电路中，所述抗干扰组件包括电容及电阻中的至少一种。

可选地，在所述的MOS管工作电路中，所述抗干扰组件包括串接的电容与电阻。

可选地，在所述的MOS管工作电路中，所述耗尽型MOS管的栅极接地。

可选地，在所述的MOS管工作电路中，所述耗尽型MOS管的栅极与所述增强型MOS管的源极电连接。

可选地，在所述的MOS管工作电路中，所述封装桥接线为基板上的印制线路。

可选地，在所述的MOS管工作电路中，所述耗尽型MOS管为耗尽型氮化镓管。

一种电子设备，所述电子设备包括如上述任一种所述的MOS管工作电路。