[发明专利]一种时钟数据恢复电路

说明书

本发明公开了一种时钟数据恢复电路，包括：控制逻辑编码器，用于根据预设查找表，将S信号转换为坐标(si，sq，siq)；锁相环用于产生四相正交时钟，并将其提供至相位旋转器；相位旋转器用于通过改变坐标(si，sq，siq)来对四相正交时钟进行相位插值，得到中心采样时钟与边沿采样时钟；数据采样电路用于根据中心采样时钟对数据的中心位置进行采样，得到第一采样结果；边沿采样电路用于根据边沿采样时钟对数据的边沿位置进行采样，得到第二采样结果；鉴相器用于判断是否采样到数据的中心位置及边沿位置，并产生预设信号；环路滤波器用于在对预设信号进行逻辑运算之后产生S信号，并将S信号输出至控制逻辑编码器；本发明能够提高相位旋转器的线性度。

技术领域

本发明属于数据通信技术领域，具体涉及一种时钟数据恢复电路。

背景技术

相位插值电路是CDR(Clock and Data Recovery Circuits，时钟数据恢复电路)的核心电路，其影响着时钟对数据中心位置和边沿位置采样的调整精度。

目前，常见的多边形相位旋转器由于每个边上分配的间隔不同、使用的电流不同，导致插值后的相位在每个边上的相位变化相同、但在每个边之间的相位变化不同，从而使得顶角处的相位变化不均匀，因此这种多边形相位旋转器进行相位插值后的时钟在顶角处的相位间隔变化与在边上的相位间隔变化不一致，导致线性度较低；特别是随着多边形的边数增多，这种情况尤为明显。

因此，如何提高多边形顶角处的相位均匀度成为本领域技术人员亟待解决的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种时钟数据恢复电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供一种时钟数据恢复电路，包括：控制逻辑编码器、相位旋转器、锁相环、数据采样电路、边沿采样电路、鉴相器和环路滤波器；其中，

所述控制逻辑编码器，用于根据预设查找表，将所述环路滤波器产生的S信号转换为坐标(si，sq，siq)；

所述锁相环，用于产生四相正交时钟，并将所述四相正交时钟提供至所述相位旋转器；

所述相位旋转器，用于通过改变坐标(si，sq，siq)来对所述四相正交时钟进行相位插值，得到相互正交的中心采样时钟与边沿采样时钟；

所述数据采样电路，用于根据所述中心采样时钟对数据的中心位置进行采样，得到第一采样结果；

所述边沿采样电路，用于根据边沿采样时钟对数据的边沿位置进行采样，得到第二采样结果；

所述鉴相器，用于根据所述第一采样结果和所述第二采样结果，判断中心采样时钟和边沿采样时钟是否采样到所述数据的中心位置及边沿位置，并产生预设信号；

所述环路滤波器，用于在对所述预设信号进行逻辑运算之后产生S信号，并将所述S信号输出至所述控制逻辑编码器。

在本发明的一个实施例中，所述鉴相器，具体用于根据所述第一采样结果和所述第二采样结果，判断中心采样时钟的相位是否超前或滞后于所述数据的中心位置；若中心采样时钟的相位超前于所述数据的中心位置，则产生Early信号；若中心采样时钟的相位滞后于所述数据的中心位置，则产生Late信号。

在本发明的一个实施例中，所述相位旋转器包括：时钟控制电路和线性度调整电路，所述线性度调整电路分别耦接于所述控制逻辑编码器及所述时钟控制电路，所述时钟控制电路分别耦接于所述锁相环和所述控制逻辑编码器；其中，

所述线性度调整电路，用于为所述时钟控制电路提供电流；

所述时钟控制电路，用于将锁相环提供的四相正交时钟进行相位插值，得到中心采样时钟与边沿采样时钟。