[发明专利]一种时钟数据恢复电路

权利要求书

1.一种时钟数据恢复电路，其特征在于，包括：控制逻辑编码器、相位旋转器、锁相环、数据采样电路、边沿采样电路、鉴相器和环路滤波器；其中，

所述控制逻辑编码器，用于根据预设查找表，将所述环路滤波器产生的S信号转换为坐标(si，sq，siq)；

所述锁相环，用于产生四相正交时钟，并将所述四相正交时钟提供至所述相位旋转器；

所述相位旋转器，用于通过改变坐标(si，sq，siq)来对所述四相正交时钟进行相位插值，得到相互正交的中心采样时钟与边沿采样时钟；

所述数据采样电路，用于根据所述中心采样时钟对数据的中心位置进行采样，得到第一采样结果；

所述边沿采样电路，用于根据边沿采样时钟对数据的边沿位置进行采样，得到第二采样结果；

所述鉴相器，用于根据所述第一采样结果和所述第二采样结果，判断是否采样到所述数据的中心位置及边沿位置，并产生预设信号；

所述环路滤波器，用于在对所述预设信号进行逻辑运算之后产生S信号，并将所述S信号输出至所述控制逻辑编码器。

2.根据权利要求1所述的时钟数据恢复电路，其特征在于，

所述鉴相器，具体用于根据所述第一采样结果和所述第二采样结果，判断中心采样时钟的相位是否超前或滞后于所述数据的中心位置；若中心采样时钟的相位超前于所述数据的中心位置，则产生Early信号；若中心采样时钟的相位滞后于所述数据的中心位置，则产生Late信号。

3.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述相位旋转器包括：时钟控制电路和线性度调整电路，所述线性度调整电路分别耦接于所述控制逻辑编码器及所述时钟控制电路，所述时钟控制电路分别耦接于所述锁相环和所述控制逻辑编码器；其中，

所述线性度调整电路，用于为所述时钟控制电路提供电流；

所述时钟控制电路，用于将锁相环提供的四相正交时钟进行相位插值，得到中心采样时钟与边沿采样时钟。

4.根据权利要求3所述的时钟数据恢复电路，其特征在于，所述线性度调整电路包括：顶角检测电路和电流调整电路，所述顶角检测电路的输出端耦接于所述电流调整电路；其中，

所述顶角检测电路，用于判断坐标(si，sq，siq)对应的S信号是否到达顶角处，并根据判断结果打开所述电流调整电路；

所述电流调整电路，用于在坐标(si，sq，siq)对应的S信号未到达相位旋转器的顶角处时，保持当前电流的幅值大小，并在坐标(si，sq，siq)对应的S信号到达相位旋转器的顶角处时调整当前电流的幅值大小，使得相位旋转器的顶角处的相位均分相邻相位。

5.根据权利要求4所述的时钟数据恢复电路，其特征在于，所述电流调整电路包括：第一晶体管、第二晶体管、第三晶体管、第一电流源、第二电流源、第三电流源；其中，

所述顶角检测电路的输出端分别耦接于所述第一晶体管的控制端、所述第二晶体管的控制端和所述第三晶体管的控制端，所述第一晶体管的第一端耦接于所述时钟控制电路、第二端耦接于第一电流源的第一端，所述第二晶体管的第一端耦接于所述时钟控制电路、第二端耦接于第二电流源的第一端，第三晶体管的第一端耦接于所述时钟控制电路、第二端耦接于第三电流源的第一端，所述第一电流源的第二端、所述第二电流源的第二端耦和所述第三电流源的第二端均接地。

6.根据权利要求5所述的时钟数据恢复电路，其特征在于，当坐标(si，sq，siq)对应的S信号达到相位旋转器的顶角处时，所述顶角检测电路具体用于将当前电流的幅值与第一电流的幅值进行比较，若当前电流的幅值小于所述第一电流的幅值，则分别发送低电平信号至所述第一晶体管的控制端、发送高电平信号至所述第二晶体管的控制端、发送低电平至所述第三晶体管的控制端；若当前电流的幅值大于所述第一电流的幅值，则分别发送高电平信号至所述第一晶体管的控制端、所述第二晶体管的控制端和所述第三晶体管的控制端。

7.根据权利要求5所述的时钟数据恢复电路，其特征在于，当坐标(si，sq，siq)对应的S信号未达到相位旋转器的顶角处时，所述顶角检测电路具体用于分别发送高电平信号至所述第一晶体管与所述第二晶体管的控制端、并发送低电平信号至所述第三晶体管的控制端。