[发明专利]一种载流子存储沟槽栅IGBT

说明书

本发明实施例公开了一种载流子存储沟槽栅IGBT，包括集电极；设置于集电极一侧的第一导电类型集电区、第二导电类型缓冲区、第二导电类型漂移区以及第一导电类型体区；至少两个栅沟槽；第一栅沟槽包围的第一导电类型体区的表面设置有第二导电类型源区，载流子存储层；第一导电类型漂移区设置有屏蔽掺杂区，屏蔽掺杂区位于第二栅沟槽和第一栅沟槽之间，屏蔽掺杂区的深度大于第一栅沟槽以及第二栅沟槽在第一导电类型漂移区的深度，且包围第二栅沟槽和第一栅沟槽的底部；绝缘层；发射极。本发明可极大提高载流子存储层浓度，增强电导调制效应，降低器件导通压降的同时保证器件的耐压，提高器件可靠性。

技术领域

本发明实施例涉及半导体功率器件技术领域，尤其涉及一种载流子存储沟槽栅IGBT。

背景技术

绝缘栅双极型晶闸管(Insulated Gate Bipolar Transistor，IGBT)作为一种核心电力电子器件，因其具有开关速度快、损耗低、驱动电路简单等优点，广泛应用于轨道交通、智能电网、新能源汽车及家电等领域。

现有技术中，具有P-体区的载流子存储沟槽栅双极型晶体管(Carrier StoredTrench Gate Bipolar Transistor，CSTBT)，通过在P-体区和N-漂移区之间增加一层载流子存储层能够增强电导调制效应，从而降低了器件的导通压降。载流子存储层的掺杂浓度越高，电导调制效果越好，导通压降越低。然而，随着载流子存储层掺杂浓度的提高，器件的耐压会变得越来越低，因此，需要对CSTBT的结构进行优化和改善。

发明内容

本发明提供一种载流子存储沟槽栅IGBT，可以极大提高载流子存储层的浓度，极大增强了电导调制效应，大幅降低器件导通压降的同时保证器件的耐压，从而提高器件的可靠性。

本发明提供了一种载流子存储沟槽栅IGBT，该IGBT包括：

集电极；

设置于所述集电极一侧的第一导电类型集电区、第二导电类型缓冲区、第二导电类型漂移区以及第一导电类型体区；

至少两个栅沟槽，所述栅沟槽从所述第一导电类型体区的表面延伸至所述第二导电类型漂移区内，所述栅沟槽包括第一栅沟槽和至少一个第二栅沟槽，所述第二栅沟槽环绕所述第一栅沟槽设置；

所述第一栅沟槽包围的第一导电类型体区的表面设置有第二导电类型源区，所述第二导电类型源区的中间设置有凹槽，所述凹槽延伸至所述第一导电类型体区内；

载流子存储层，所述载流子存储层位于所述第一栅沟槽包围的第二导电类型漂移区邻近所述第一导电类型体区的表面；

所述第一导电类型漂移区设置有屏蔽掺杂区，所述屏蔽掺杂区位于所述第二栅沟槽和所述第一栅沟槽之间，所述屏蔽掺杂区的深度大于所述第一栅沟槽以及所述第二栅沟槽在所述第一导电类型漂移区的深度，且包围所述第二栅沟槽和所述第一栅沟槽的底部；

绝缘层，所述绝缘层覆盖所述栅沟槽和所述第二导电类型源区；

发射极，所述发射极覆盖所述绝缘层和所述凹槽的底部和侧壁。

可选地，所述第二栅沟槽的数量包括至少两个，所述屏蔽掺杂区位于相邻两所述第二栅沟槽之间，所述屏蔽掺杂区的深度大于所述第二栅沟槽在所述第一导电类型漂移区的深度，且包围相邻两第二栅沟槽的底部。

可选地，所述第一栅沟槽和所述第二栅沟槽之间的屏蔽掺杂区相连；

相邻两第二栅沟槽之间屏蔽掺杂区相连。

可选地，所述载流子存储层包括第二导电类型载流子存储层。

可选地，所述屏蔽掺杂区包括第一导电类型屏蔽掺杂区。

可选地，所述屏蔽掺杂区的第一导电类型离子注入能量大于所述第一导电类型体区的第一导电类型离子注入能量。