[发明专利]基于局部乘-整体加结构的存内计算电路、存储器及设备

说明书

本公开提供了一种基于局部乘‑整体加结构的存内计算电路，包括：多个子计算阵列、多条字线、多条位线、多条互补位线以及多条源线；每行中的子计算阵列共字线连接，每列中的子计算阵列共位线、共互补位线以及共源线连接；每个子计算阵列中的计算单元包括第一晶体管、第一存储器、第二晶体管及第二存储器；晶体管栅极与字线连接，源极与源线连接；第一晶体管漏极与第一存储器连接，第一存储器另一端与位线连接；第二晶体管漏极与第二存储器连接，第二存储器另一端与互补位线连接；第三晶体管栅极与源线连接，其源极接地，漏极与第四晶体管的源极连接；第四晶体管栅极与输入线连接，漏极通过开关与计算线连接。本公开还提供了一种存储器及电子设备。

技术领域

本公开涉及半导体集成电路技术领域，具体涉及一种基于局部乘-整体加结构的存内计算电路、存储器及电子设备。

背景技术

通过有效减少由频繁访存带来的功耗与延迟，基于新型非挥发存储器的存内计算技术有望大幅度提升计算能效与算力，从而为以人工智能为代表的以数据为中心的计算任务提供硬件支撑。其中，阻变型存储器(Resistive Random Access Memory，RRAM)在操作功耗、集成密度及工艺兼容性上都表现出了巨大潜力。阻变存储器作为新型非挥发存储器具有低功耗、小延迟、高密度以及工艺兼容性高的优势，以其为基础的非挥发存内计算技术可以有效减少处理器与存储器之间以及存储器层级之间(非易失存储至内存)的数据搬移，进而大幅降低由此带来的功耗与延迟，从而突破存储墙带来的瓶颈。

但现有技术中1T1R电路因RRAM低阻态(Low Resistance，LRS)电阻值小，在计算过程中会产生较大输出汇聚电流，从而导致功耗开销变高，以及1T1R电路计算结果容易受到工艺波动、电阻漂移等非理想因素的影响，鲁棒性差等缺陷。

发明内容

为了解决现有技术中上述问题，本公开提供了一种基于局部乘-整体加结构的存内计算电路、存储器及电子设备，旨在解决传统1T1R电路汇聚电流过大的问题，提高电路高集成度以及降低电路功耗等技术问题。

本公开的第一个方面提供了一种基于局部乘-整体加结构的存内计算电路，包括：多个子计算阵列、多条字线、多条位线、多条互补位线以及多条源线；其中，每行中的子计算阵列共字线连接，每列中的子计算阵列共位线、共互补位线以及共源线连接；其中，每个子计算阵列包括：多个计算单元、第三晶体管、第四晶体管及CMOS开关；每个计算单元采用共源线的2T2R结构，包括：第一晶体管、第一存储器、第二晶体管及第二存储器；第一晶体管及第二晶体管的栅极与字线连接，源极与源线连接；第一晶体管的漏极与第一存储器连接，第一存储器的另一端与位线连接；第二晶体管的漏极与第二存储器连接，第二存储器的另一端与互补位线连接；第三晶体管的栅极与源线连接，其源极接地，漏极与第四晶体管的源极连接；第四晶体管的栅极与输入线连接，漏极通过CMOS开关与计算线连接。

进一步地，每个子计算阵列的计算模式包括分压计算模式与耦合计算模式。

进一步地，每个子计算阵列工作在分压计算模式时，通过选中每个子计算阵列中的一个计算单元，将该计算单元的字线接入第一偏置电压，位线接入第一读电压，互补位线接地，源线浮空；子计算阵列中其余未选中的位线和字线接地，源线浮空。

进一步地，第一存储器的阻值远大于第二晶体管时，第三晶体管的栅极电压为0；当第一存储器的阻值远小于第二晶体管时，第三晶体管的栅极电压为第一读电压。

进一步地，每个子计算阵列工作在耦合计算模式时，通过选中每个子计算阵列中的一个计算单元，将该计算单元的字线接入第二偏置电压，位线和互补位线中选中一个接入第二读电压，另一个浮空，源线浮空；子计算阵列中其余未选中的字线接地，位线浮空。

进一步地，第二偏置电压与第二读电压均为脉冲电压，两者高电平周期相反。

进一步地，每行子计算阵列中的计算线另一端与模数转换器连接，模数转换器用于将每行子计算阵列输出的模电信号转换为数字信号，得到计算线的电压值。