[发明专利]超结器件的制造方法

说明书

本发明实施例提供一种超结器件的制造方法，属于芯片技术领域。所述超结器件的制造方法包括：在半导体衬底上，采用多次外延生长技术，分层制作第一导电类外延层；以及在每层第一导电类外延层上，制作并填充第二导电类型区，形成第一导电类型区与所述第二导电类型区交替排列的结构。把多次外延和深沟槽单次外延填充两种工艺相结合制作超结器件，在器件结构上对比多次外延工艺能够获得浓度分布均匀的P柱，对比深沟槽单次外延填充工艺能够获得较好的沟槽深度均一性及避免了P柱空洞；在器件性能上对比两种工艺能够获得更符合设计要求的击穿电压同时又能保证击穿电压有良好的均一性。

技术领域

本发明涉及芯片技术领域，具体地涉及一种超结器件的制造方法。

背景技术

超结是新型的功率金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）器件，由交替排列的P型半导体薄层（简称P柱）和N型半导体薄层（简称N柱）组成。该结构能够在截止状态下在较低电压时通过将P柱和N柱耗尽实现电荷补偿，从而使P柱和N柱能够在较高掺杂浓度下实现高的击穿电压，同时又能获得低的导通电阻，突破了传统的功率MOSFET的理论极限。

当前的超结功率器件制作工艺主要有两类：一是多次外延技术，该技术采用多次N型外延层生长并进行P型掺杂的工艺来获得交替排列的P柱和N柱；二是深沟槽单次外延填充技术，该技术采用在N型外延层上进行单次深沟槽刻蚀并单次填充P型外延层的工艺来获得交替排列的P柱和N柱。

现有的两种工艺方案均有缺点：多次外延工艺的掺杂工艺，自身会有浓度分布不均匀的问题，导致各段P柱存在浓度梯度，导致最终的P柱掺杂浓度分布不均匀，影响器件的击穿电压；深沟槽单次外延填充工艺，高深宽比的沟槽刻蚀工艺难度较大，刻蚀深度的均一性不易控制，外延填充时容易形成空洞，影响器件的击穿电压。

发明内容

本发明实施例的目的是提供一种超结器件的制造方法，该超结器件的制造方法可以避免现有超结器件制作工艺的缺点。

为了实现上述目的，本发明实施例提供一种超结器件的制造方法，所述超结器件的制造方法包括：在半导体衬底上，采用多次外延生长技术，分层制作第一导电类外延层；以及在每层第一导电类外延层上，制作并填充第二导电类型区，形成第一导电类型区与所述第二导电类型区交替排列的结构。

可选的，所述半导体衬底为重掺杂N型衬底。

可选的，所述第一导电类外延层为N型外延层，所述第二导电类型区为P型掺杂区。

可选的，所述在每层第一导电类外延层上，制作第二导电类型区，包括：在外延生长所述第一导电类外延层后，通过化学气相沉积工艺生长硬掩膜层；在所述硬掩膜层上通过光阻层，划定出所述第二导电类型区的刻蚀区域；以所述光阻层为掩膜，对所述硬掩膜层进行第一类刻蚀；以及对所述第一导电类外延层进行第一类刻蚀，形成所述第二导电类型区。

可选的，在所述对所述硬掩膜层进行刻蚀之后，所述超结器件的制造方法还包括：刻蚀至所述第一导电类外延层表面暴露后，去除所述光阻层。

可选的，在制作并填充第二导电类型区之后，所述超结器件的制造方法还包括：通过第二类刻蚀去除所述硬掩膜层。

可选的，所述硬掩膜层为氧化硅。

可选的，所述第一类刻蚀为干法刻蚀，所述第二类刻蚀为湿法刻蚀。

可选的，所述超结器件的制造方法还包括：在所述第一导电类型区与所述第二导电类型区交替排列的结构的外延层表面形成P型体区和源区。

可选的，所述超结器件的制造方法还包括：在所述P型体区和所述源区上方，形成栅极结构，所述栅极结构包括栅氧层和栅极层。