[发明专利]集成芯片

说明书

本发明实施例关于一种集成芯片。上述集成芯片包括一基底。一第一导电部件在上述基底的上方。一第二导电部件在上述基底的上方，并横向邻近上述第一导电部件。一凹孔将上述第一导电部件与上述第二导电部件横向分离。一介电衬层沿着上述凹孔的底部从上述第一导电部件延伸至上述第二导电部件且进一步沿着上述第一导电部件与上述第二导电部件的对向侧壁延伸。一介电盖覆盖并密封上述凹孔。上述介电盖具有一顶表面，其与上述第一导电部件及上述第二导电部件的顶表面共平面。上述第一导电部件与上述第二导电部件包括夹入一或多种金属的石墨烯。

技术领域

本发明实施例涉及集成芯片及其形成方法，特别涉及具有含石墨烯的互连结构的集成芯片及其形成方法。

背景技术

在当代，集成芯片(integrated chips)包含数以百万计的半导体装置。上述半导体装置是经由产线后段(back-end-of-the-line；BEOL)的金属互连层而电性互连，而在一集成芯片上，上述产线后段的金属互连层是形成在上述半导体装置的上方。一典型的集成芯片包括多个产线后段的金属互连层，上述产线后段的金属互连层包含以金属导孔垂直耦接在一起的不同尺寸的金属线路。

发明内容

一实施例涉及一种集成芯片。上述集成芯片包括一基底。一第一导电部件是在上述基底的上方。一第二导电部件是在上述基底的上方，并横向邻近上述第一导电部件。一凹孔将上述第一导电部件与上述第二导电部件横向分离。上述第一导电部件与上述第二导电部件包括石墨烯与一或多种金属。

另一实施例涉及一种集成芯片。上述集成芯片包括一基底。一第一线路是在上述基底的上方。一第二线路是在上述基底的上方，一介电衬层、一介电盖与一凹孔将上述第二线路与上述第一线路分离。上述介电衬层是在上述第一线路与上述第二线路的在上述凹孔的对向侧上的对向侧壁上。上述介电衬层是在上述第一线路与上述第二线路的上述对向侧壁之间横向延伸。上述凹孔是在上述介电衬层上，而上述凹孔是在上述第一线路与上述第二线路的上述对向侧壁之间。上述介电盖是在上述凹孔上并在上述介电衬层的在上述凹孔的对向侧上的对向侧壁之间横向延伸。一导孔(via)是在上述第一线路的上方及上述第二线路的上方，并电性连接于上述第二线路。上述第一线路与上述第二线路包括夹入一或多种金属的一石墨烯堆叠物。上述导孔包括金属且没有石墨烯。

又另一实施例涉及一种集成芯片的形成方法。上述方法包括沉积一堆叠物，其包括多个石墨烯层。将上述堆叠物图形化，以形成被一凹孔分离的一第一堆叠物区段与一第二堆叠物区段。以一或多种金属夹入上述多个石墨烯层，已分别从上述第一堆叠物区段与上述第二堆叠物区段形成一第一线路与一第二线路。沉积一介电层，以覆盖上述第一线路、上述第二线路及上述凹孔。在沉积上述介电层后，保留上述凹孔的一部分未被填充。从上述第一线路与上述第二线路的上方移除上述介电层，以定义出一介电盖而密封上述凹孔。

附图说明

通过以下的详述配合阅读说明书附图可更加理解本发明实施例的实施方式。要强调的是，根据产业上的标准作业，各个部件(feature)并未按照比例绘制，且仅用于说明目的。事实上，为了能清楚地讨论，可能任意地放大或缩小各个部件的尺寸。

图1示出一集成芯片的一些实施例的剖面图，其包括一第一线路与一第二线路，上述第一线路与上述第二线路包含石墨烯。

图2示出图1的集成芯片的一些实施例的俯视图。

图3示出图1的集成芯片的一些替代性实施例的剖面图，其中一导孔置于上述第二线路的上方，而一阻障层垂直地在上述第二线路与上述导孔之间。

图4示出图1的集成芯片的一些替代性实施例的剖面图，其中一导孔置于上述第二线路的上方，而一阻障层垂直地在上述第二线路与上述导孔之间。

图5示出图3的集成芯片的一些替代性实施例的剖面图，其中阻障层并未垂直地在上述第二线路与上述导孔之间。