[发明专利]存算一体芯片

说明书

本发明提供一种存算一体芯片，包括：输入信号转换电路模块，用于对输入信号的低N‑bit信号进行幅度调制，并对输入信号的高M‑bit信号进行脉冲调制；存算一体单元阵列，连接所述输入信号转换电路模块，用于对调制后的输入信号进行运算；输出信号转换电路模块，连接所述存算一体单元阵列，用于将运算结果转换为数字输出信号；其中，通过将输入信号拆成2部分，低N‑bit信号用电压幅度表示，高M‑bit信号用脉冲个数或脉冲宽度表示，能够有效减少随着比特数增加导致的DAC复杂度大幅增长的问题，有利于实现芯片的小型化和低功耗。

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种存算一体芯片。

背景技术

为了解决传统冯诺依曼计算体系结构瓶颈，存算一体芯片架构得到广泛关注。存算一体芯片利用浮栅晶体管器件做矩阵乘加运算，通常是基于电平来操作的，即输入信号通过电压或电流幅度来表示，但是，随着比特数增加，电压幅度会超出范围，电压或电流幅度信号进入浮栅晶体管阵列需要DAC，比如，9bit信号需要对应DAC的数量为512个，8bit信号需要对应DAC的数量为256个，随着输入信号bit数增加，需要的DAC数量指数级增长，DAC的面积大，功耗高，不能适应集成化、低成本化的需求，若将输入信号全部通过脉冲表示，运算时延大大延长，不能满足运算速度的需要。

发明内容

针对现有技术中的问题，本发明提供一种存算一体芯片，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种存算一体芯片，包括：

输入信号转换电路模块，用于对输入信号的低N-bit信号进行幅度调制，并对输入信号的高M-bit信号进行脉冲调制；

存算一体单元阵列，连接所述输入信号转换电路模块，用于对调制后的输入信号进行运算；

输出信号转换电路模块，连接所述存算一体单元阵列，用于将运算结果转换为数字输出信号。

进一步地，所述输入信号转换电路模块包括：脉冲调制电路、DAC电路以及第一MUX电路；

所述脉冲调制电路以及所述DAC电路的输出端分别连接所述第一MUX电路的两个输入端；所述第一MUX电路的输出端作为所述输入信号转换电路模块的输出端，连接所述存算一体单元阵列的输入端。

进一步地，所述脉冲调制电路为脉冲个数调制电路或脉冲宽度调制电路。

进一步地，所述脉冲调制电路为数字时间转换电路或预脉冲截取电路或脉冲计数器。

进一步地，所述输出信号转换电路模块包括：电荷积分放大器电路、ADC电路以及第二MUX电路；

所述第二MUX电路的输入端连接所述存算一体单元阵列的输出端；所述第二MUX电路的输出端分别连接所述电荷积分放大器电路以及所述ADC电路的输入端。

第二方面，提供一种存算一体芯片，包括：低N-bit信号运算模块以及高M-bit信号运算模块；

所述低N-bit信号运算模块用于对输入信号的低N-bit信号进行幅度调制后进行存内运算；所述高M-bit信号运算模块用于对输入信号的高M-bit信号进行脉冲调制后进行存内运算。

进一步地，所述高M-bit信号运算模块包括：脉冲调制电路、存算一体单元阵列以及输出信号转换电路；所述脉冲调制电路的输出端连接所述存算一体单元阵列的输入端；所述存算一体单元阵列的输出端连接所述输出信号转换电路的输入端。

进一步地，所述脉冲调制电路为脉冲个数调制电路或脉冲宽度调制电路。

进一步地，所述脉冲调制电路为数字时间转换电路或预脉冲截取电路或脉冲计数器。