[发明专利]芯片I/O接口性能测试方法、装置及电子设备

说明书

本公开提供一种芯片I/O接口性能测试方法、装置及电子设备。该芯片I/O接口性能测试方法包括：将第一初始信号输入至芯片I/O接口，并获取第一输出信号，第一初始信号至少包括待测信号；调整待测信号的输入电压，以形成第二初始信号；将第二初始信号输入至芯片I/O接口，并获取第二输出信号；当第二输出信号与第一输出信号相同时，调整待测信号的输入电压，直到第N次调整待测信号的输入电压后获取的第二输出信号与第一输出信号不同时，输出第N次调整后的待测信号的输入电压为芯片I/O接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。本公开至少可以增加测试芯片I/O接口性能的全面性、提高芯片I/O接口的测试效果。

技术领域

本公开涉及芯片测试技术，尤其涉及一种芯片I/O接口性能测试方法、装置及电子设备。

背景技术

计算机系统的性能高度依赖于系统存储器的性能，系统存储器例如DDR5 DIMM芯片。在存储器上设置有芯片I/O接口，该芯片I/O接口用于接收外部信号和向外部传输信号。

芯片I/O接口的性能决定了存储器的信号传输速度和信号传输质量，因此，需要对芯片I/O接口的性能进行测试，从而高效提高芯片I/O接口的性能，进而提高存储器的性能。在传统的芯片I/O接口的性能测试方法中，只能在接收信号时通过调节芯片I/O接口中接收端的VrefDQ(DQ数据线的参考电压)来测试得到该芯片I/O接口可以读取的最大电压幅值范围。但是，传统的芯片I/O接口的性能测试方法无法测试得到该芯片I/O接口可以读取的最小的上限电压或可以读取的最大的下限电压。

因此，如何测试芯片I/O接口可以读取的最小的上限电压或可以读取的最大的下限电压，以增加测试芯片I/O接口性能的全面性、提高芯片I/O接口的测试效果，仍然是亟待解决的。

发明内容

本公开提供一种芯片I/O接口性能测试方法、装置及电子设备，用以测试芯片I/O接口可以读取的最小的上限电压或可以读取的最大的下限电压，以增加测试芯片I/O接口性能的全面性、提高芯片I/O接口的测试效果。

一方面，本公开提供一种芯片I/O接口性能测试方法，包括：

将第一初始信号输入至芯片I/O接口，并获取第一输出信号，所述第一初始信号至少包括待测信号；

调整所述待测信号的输入电压，以形成第二初始信号；

将所述第二初始信号输入至所述芯片I/O接口，并获取第二输出信号；

当所述第二输出信号与所述第一输出信号不同时，输出第一次调整后的所述待测信号的输入电压为目标电压；

当所述第二输出信号与所述第一输出信号相同时，返回执行步骤所述调整所述待测信号的输入电压，直到第N次调整所述待测信号的输入电压后获取的所述第二输出信号与所述第一输出信号不同时，输出第N次调整后的所述待测信号的输入电压为目标电压；N为大于1的自然数；

所述目标电压为所述芯片I/O接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。

在一个可选的实施例中，当所述待测信号是用于测试所述芯片I/O接口能够读出的最大的下限电压时，所述调整所述待测信号的输入电压为：

增大所述待测信号的输入电压。

在一个可选的实施例中，当所述待测信号是用于测试所述芯片I/O接口能够读出的最大的下限电压时，所述待测信号为“11011”，所述目标电压为所述芯片I/O接口能够读出“0”时的最大的下限电压。

在一个可选的实施例中，当所述待测信号是用于测试所述芯片I/O接口能够读出的最小的上限电压时，所述调整所述待测信号的输入电压为：

减小所述待测信号的输入电压。