[发明专利]基于2D1R单元结构的忆阻器阵列集成结构

说明书

本发明公开了基于2D1R单元结构的忆阻器阵列集成结构，包括m*n个2D1R单元结构，组成m行n列的忆阻器阵列，将每个2D1R单元结构分别记为U_ij；所述2D1R单元结构包括忆阻器R、二极管D₁、二极管D₂，二极管D₁正极和二极管D₂负极相连，忆阻器R负极和两个二极管的连接节点相连；所述忆阻器R的正极连接电压信号输入总线，二极管D₁负极连接正电流信号输出总线，二极管D₂正极连接负电流信号输出总线。本发明的技术方案能够实现高密度集成，低功耗操作，能够有效解决阵列中单元结构间电流串扰问题。

技术领域

本发明涉及半导体器件与存储器，具体涉及基于2D1R单元结构的忆阻器阵列集成结构。

背景技术

随着诸如人工智能，物联网等新型电子应用产业的兴起，传统冯诺伊曼架构的处理器受限于存储墙的限制，难以胜任日趋增值的算力需求。近年来，学术界和产业界基于忆阻器阵列开发全新的存算一体计算架构的硬件设备备受关注。而忆阻器阵列的集成面临漏电流问题的挑战。现有的解决方案包括1S1R，1D1R，1T1R。其中1S1R方案阵列单元中为一个选择器和一个忆阻器集成，该方案面临的问题是输出信号具有较强的非线性，这会影响信息处理的精度。1D1R方案阵列单元为一个二极管和一个忆阻器集成，该方案只适用于单极性忆阻器，应用范围有限。1T1R方案阵列单元为一个场效应晶体管和一个忆阻器集成，由于场效应晶体管制备工艺复杂，且占用较多芯片面积，该方面的阵列集成密度提升面临挑战，此外，场效应晶体管为有源器件，会增加阵列操作的功耗。

发明内容

发明目的：本发明的目的在于提供一种基于2D1R单元结构的忆阻器阵列集成结构，其优点在于：能够解决忆阻器阵列集成面临的漏电流、低密度、高功耗的问题。

技术方案：本发明包括m*n个2D1R单元结构，组成m行n列的忆阻器阵列，其中，m和n均为大于1的正整数，将每个2D1R单元结构分别记为U_ij，其中，1≤i≤m，1≤j≤n，i，j是正整数；所述2D1R单元结构包括忆阻器R、二极管D₁、二极管D₂，二极管D₁正极和二极管D₂负极相连，忆阻器R负极和两个二极管的连接节点相连；所述忆阻器R的正极连接电压信号输入总线，二极管D₁负极连接正电流信号输出总线，二极管D₂正极连接负电流信号输出总线。

对于第i行n个2D1R单元结构，共用一条横向排列的电压信号输入总线，输入电压信号V_in-i到每个2D1R单元结构中忆阻器R的正极。

对于第j列m个2D1R单元结构，共用一条纵向排布的正电流信号输出总线，接收由每个2D1R单元结构中二极管D₁的负极输出电流信号，正电流信号输出总线输出总信号为I_out-p-j。

对于第j列m个2D1R单元结构，共用一条纵向排布的负电流信号输出总线，接收由每个2D1R单元中二极管D₂的正极输出电流信号，负电流信号输出总线输出总信号为I_out-n-j。

当对阵列中第i行，第j列2D1R单元U_ij中忆阻器施以写入和擦除操作时，在第i行电压信号输入总线输入电压信号V_in-i，第j列正电流信号输出总线和负电流信号输出总线均接地操作，非第i行的其他电压信号输入总线开路，非第j列的正电流信号输出总线和负电流信号输出总线均开路操作。

所述二极管D₁、二极管D₂为无源器件，实现低功耗。