[发明专利]集成电路装置的形成方法

说明书

一种集成电路装置的形成方法，包括：形成第一层于基板上；形成第二层于第一层上；以及形成第三层于第二层上，第一层与第三层各自具有第一半导体元素；第二层具有第二半导体元素，且第一半导体元素与第二半导体元素不同。第二层的一第一区具有第一浓度的第二半导体元素，且第二层的第二区具有第二浓度的第二半导体元素。形成源极/漏极沟槽于堆叠的一区域中，以露出层状物的侧壁表面。自露出的侧壁表面移除第二层的第一部分，以形成间隙于第一层与第三层之间。形成间隔物于间隙中。形成源极/漏极结构于源极/漏极沟槽之中以及间隔物的侧壁之上。

技术领域

本发明实施例一般关于集成电路与半导体装置及其形成方法，更特别关于垂直堆叠的水平方向的多通道晶体管如纳米线晶体管或纳米片晶体管。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作制程所能产生的最小构件或线路)缩小而增加。尺寸缩小通常有利于增加产能与降低相关成本。尺寸缩小亦增加处理与制造集成电路的复杂度，为实现这些进展，处理与制造集成电路的方法亦需类似发展。

举例来说，导入纳米片为主的装置可增加栅极-通道耦合、减少关闭状态电流、并降低短通道效应，以改善栅极控制。纳米片为主的装置包括多个悬空的通道层堆叠在一起，以形成栅极结构所接合的晶体管通道。纳米片为主的装置可与现有的互补金属氧化物半导体制程相容，因此在大幅缩小尺寸时仍可维持栅极控制并缓解短通道效应。然而形成纳米片为主的晶体管的现有方法可能面临源极/漏极结构与栅极结构之间的电性隔离不良的问题，进而无法提供所需的可信度或效能。虽然现有的纳米片为主的装置通常符合其预定目的，但无法符合所有方面的需求。

发明内容

本发明一例示性的实施例关于集成电路装置的形成方法。方法包括接收基板并形成堆叠于基板上。形成堆叠的步骤包括：形成第一层于基板上，形成第二层于第一层上，以及形成第三层于第二层上。第一层具有第一半导体元素，第二层具有第二半导体元素，且第一半导体元素与该第二半导体元素不同。第三层具有第一半导体元素。此外，第二层的第一区具有一第一浓度的第二半导体元素，第二层的第二区具有第二浓度的第二半导体元素，且第一浓度与第二浓度不同。方法包括蚀刻源极/漏极沟槽于堆叠的一区域中，以露出堆叠的侧壁表面；以及自堆叠的露出的侧壁表面移除第二层的第一部分，以形成间隙于第一层与第三层之间。方法更包括形成间隔物于间隙中；以及形成源极/漏极结构于源极/漏极沟槽之中以及间隔物的侧壁之上。

本发明一例示性的实施例关于集成电路装置的形成方法。方法包括接收基板；形成第一半导体层于基板上；以及形成第二半导体层于第一半导体层上。第二半导体层具有第一区位于第一半导体层上、第二区位于第一区上、与第三区位于第二区上。第一区与第三区各自包括第一材料组成，第二区包括第二材料组成，且第一材料组成与第二材料组成不同。方法亦包括形成第三半导体层于第二半导体层上。此外，方法包括形成源极/漏极沟槽，其延伸穿过第一半导体层、第二半导体层、与第三半导体层。此外，方法包括横向地选择性蚀刻第二半导体层以形成开口于第一半导体层的末端部分与第三半导体层的末端部分之间。开口与蚀刻的第二半导体层具有第一界面。此外，方法包括形成间隔物于开口中，以及形成源极/漏极结构于源极/漏极沟槽中。

本发明一例示性的实施例关于集成电路装置。集成电路装置包括：半导体基板，具有上表面；源极结构与漏极结构，位于半导体基板上；半导体层，悬空于半导体基板的上表面上并沿着水平方向连接源极结构与漏极结构。集成电路装置亦包括栅极，包覆并接合半导体层；以及间隔物。间隔物垂直地位于半导体层的末端部分与半导体基板的上表面之间，且水平地位于源极结构与漏极结构之间。此外，间隔物具有沿着水平方向的横向尺寸，与沿着垂直于半导体基板的上表面的垂直方向的垂直尺寸。横向尺寸的长度随着垂直尺寸变化，其于间隔物与半导体层之间的界面处具有最小长度，且在间隔物的中间高度处具有最大长度。最小长度与最大长度的比例为约0.65至约1。

附图说明