[发明专利]一种SRAM用快速热启动PLL结构及快速热启动方法

说明书

高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。

技术领域

本发明涉及一种SRAM用快速热启动PLL结构及快速热启动方法，属于集成电路技术领域。

背景技术

PLL(Phase Locked Loop：锁相环)电路包括鉴相器、电荷泵和压控振荡器、分频器等，由它们构成环路。SRAM中应用的PLL锁相环，输入频率信号要求较高的频率稳定度。在SRAM同步时序电路中，随着纳米工艺技术的应用，电路的相互干扰和寄生电容等因素的影响使得输入频率信号容易产生异常，如出现输入信号中断变为固定信号或频率大幅漂移、相位漂移等异常信号导致PLL失锁，PLL需要从新开始调整，在反复经历相位比较和频率调整之后最终锁定，需要重新调节产生稳定的频率信号输出就需要几十毫秒的延时，导致器件初始化或中断重启需要等待的时间较长。

发明内容

本发明要解决的技术问题是：克服现有技术的不足，针对在SRAM中输入频率信号异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，提供了一种SRAM用快速热启动PLL结构及快速热启动方法，在现有PLL的结构上加入了热启动控制电路，放置于电荷泵和压控振荡器之间，当PLL的输入频率信号异常时，热启动控制电路产生一个可设定的基础电压，通过压控振荡器产生一个基础频率，在这个基础上频率开始调频调相可以大幅减少PLL锁定时间。本发明的快速热启动PLL结构，可以大幅减少PLL锁定时间。

本发明目的通过以下技术方案予以实现：

一种SRAM用快速热启动PLL结构，包括鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器；

鉴相器，用于比较输入的时钟信号和反馈信号；

电荷泵，用于根据鉴相器的输出信号生成电压信号，输出给热启动控制电路；

热启动控制电路，用于生成控制电压输出给压控振荡器；当输入频率异常时，热启动电路输出一个固定的基础电压；

压控振荡器，用于根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；

分频器，产生反馈信号到鉴相器。

优选的，所述鉴相器检测输入频率及相位差，然后输出。

优选的，所述分频器还用于分出SRAM所需要的频率。

优选的，所述热启动控制电路包括运放电路、热启动负反馈电路、负反馈电压调节电路；

运放电路包括运算放大器、输入电压产生模块、NMOS管M5；

热启动负反馈电路包括PMOS管M1和PMOS管M2；

负反馈电压调节电路包括NMOS管M3和NMOS管M4；

输入电压产生模块输出端Vm连接运算放大器的正输入端，输入电压产生模块输出端Vn连接M5的源极，M1和M2的漏极连接运算放大器的负输入端Vb，电荷泵生成的电压信号控制M5的栅极，运算放大器输出节点为Vo；

M1的源极接电源VDD，漏极与M2的漏极连接，M2的源极接地，Vo控制M1的栅极，参考电压Vref控制M2的栅极；