[发明专利]一种SRAM用快速热启动PLL结构及快速热启动方法

权利要求书

1.一种SRAM用快速热启动PLL结构，其特征在于，包括鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器；

鉴相器，用于比较输入的时钟信号和反馈信号；

电荷泵，用于根据鉴相器的输出信号生成电压信号，输出给热启动控制电路；

热启动控制电路，用于生成控制电压输出给压控振荡器；当输入频率异常时，热启动电路输出一个固定的基础电压；

压控振荡器，用于根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；

分频器，产生反馈信号到鉴相器。

2.根据权利要求1所述的PLL结构，其特征在于，所述鉴相器检测输入频率及相位差，然后输出。

3.根据权利要求1所述的PLL结构，其特征在于，所述分频器还用于分出SRAM所需要的频率。

4.根据权利要求1所述的PLL结构，其特征在于，所述热启动控制电路包括运放电路、热启动负反馈电路、负反馈电压调节电路；

运放电路包括运算放大器、输入电压产生模块、NMOS管M5；

热启动负反馈电路包括PMOS管M1和PMOS管M2；

负反馈电压调节电路包括NMOS管M3和NMOS管M4；

输入电压产生模块输出端Vm连接运算放大器的正输入端，输入电压产生模块输出端Vn连接M5的源极，M1和M2的漏极连接运算放大器的负输入端Vb，电荷泵生成的电压信号控制M5的栅极，运算放大器输出节点为Vo；

M1的源极接电源VDD，漏极与M2的漏极连接，M2的源极接地，Vo控制M1的栅极，参考电压Vref控制M2的栅极；

M4的源极接地，M4的漏极与M3的源极连接，M3的漏极接Vb，外部输入调节码ADJ控制M3的栅极，参考电压Vref控制M4的栅极。

5.根据权利要求4所述的PLL结构，其特征在于，输入电压产生模块中的电源电压通过电阻分压产生两个输入电压信号Vm和Vn，其中Vm直接连接运算放大器的正输入端，Vn通过M5接入运算放大器的负输入端。

6.根据权利要求4所述的PLL结构，其特征在于，输入频率正常时，电荷泵产生的Vi信号控制M5导通；输入频率异常时，电荷泵产生的Vi信号控制M5关闭，运算放大器输出节点Vo电平降低，M1导通，运算放大器的正负输入端比较后输出Vo，形成负反馈回路，其中Vo为基础电压。

7.根据权利要求1所述的PLL结构，其特征在于，所述基础频率根据PLL的自激功耗、再定锁定时间进行设定。

8.一种PLL结构快速热启动方法，其特征在于，采用权利要求1至7中任一项所述的PLL结构，包括：

利用鉴相器，比较输入的时钟信号和反馈信号，检测输入频率及相位差后输出；

电荷泵根据鉴相器的输出信号生成电压信号，输出给热启动控制电路；

热启动控制电路生成控制电压输出给压控振荡器；

压控振荡器根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；

分频器产生反馈信号到鉴相器。

9.根据权利要求8所述的快速热启动方法，其特征在于，当鉴相器的输入频率异常时，压控振荡器产生基础频率，在输入频率正常后，PLL在基础频率上开始调频调相。

10.根据权利要求8所述的快速热启动方法，其特征在于，对于所述压控振荡器，当输入固定的基础电压时，输出基础频率。