[发明专利]一种芯片封装耐用性测试方法及测试装置

说明书

本申请提供一种芯片封装耐用性测试方法及测试装置，包括检测台、中控单元、测试罩、压力传感器以及升降组件，升降组件包括滑动组件以及升降台，滑动组件电性连接于中控单元，且滑动组件的一端伸入滑轨，并可沿滑轨的延伸方向在第一位置与第二位置之间滑动，第一位置邻近台面，第二位置远离台面，另一端经避让槽伸入测试腔内；升降台设置于测试腔内，并与滑动组件的伸入测试腔的一端连接，升降台的朝向第二底壁的表面用于放置芯片。本申请通过在测试罩的第一底壁以及侧壁设置压力传感器，用于精确测定芯片受到的撞击次数以及撞击作用力，同时在撞击后测试芯片的内部参数，从而确定芯片的稳定性。

技术领域

本申请涉及芯片封装技术领域，具体涉及一种芯片封装耐用性测试方法及测试装置。

背景技术

随着社会的进步，芯片以更高速度、更高性能和更高集成度的要求不断更改设计，而芯片的封装尤为重要，当芯片封装后，需要对随机抽取的样本芯片进撞击测试，以模拟封装后的芯片摔落时的场景，并对模拟摔落后的封装芯片进行内部参数检测(例如漏电流、信噪比、互调失真、抖动、相位噪声等)，以检测封装芯片在摔落后是否对芯片内部的结构是否造成移位或损坏，从而间接确定芯片封装是否对芯片内部进行有效保护，即确定芯片封装的稳定性。

现有对封装芯片的撞击测试多采用高速撞击装置对芯片某一表面进行多次重复撞击，并对封装芯片进行内部参数检测；利用高速撞击装置对芯片的另一表面进行多次重复撞击，并再次对封装芯片进行内部参数检测；再选择其他表面进行上述检测，在此不做赘述。但上述检测方法规律性较强，且在测试时多选用面积较大且较为平整的表面进行撞击，不能真实模拟封装芯片受到撞击的真实场景，例如不能模拟芯片做自由落体时侧面受到撞击的场景，因此不能精确模拟封装芯片受到撞击时的稳定性。

发明内容

本申请实施方式提出了一种芯片封装耐用性测试装置，以改善上述技术问题。

第一方面，本申请实施方式提供一种芯片封装耐用性测试装置，检测台，检测台具有台面；中控单元，中控单元设置于检测台；检测架，检测架设置于台面，并朝远离中控单元的一侧延伸，检测架设置有滑轨，滑轨的延伸方向与检测架的延伸方向一致；测试罩，测试罩包括第一底壁、第二底壁以及侧壁，第一底壁贴合于台面，第二底壁与第一底壁相对设置，侧壁连接于第一底壁与第二底壁之间，且第一底壁、第二底壁与侧壁围成测试腔；侧壁与检测架间隔设置，并开设有避让槽，避让槽连通测试腔，避让槽的延伸方向与滑轨的延伸方向一致；压力传感器，压力传感器连接于中控单元，第一底壁以及侧壁均覆盖设置有压力传感器，压力传感器用于检测芯片撞击时受到的作用力；以及升降组件，升降组件包括滑动组件以及升降台，滑动组件电性连接于中控单元，且滑动组件的一端伸入滑轨，并可沿滑轨的延伸方向在第一位置与第二位置之间滑动，第一位置邻近台面，第二位置远离台面，另一端经避让槽伸入测试腔内；升降台设置于测试腔内，并与滑动组件的伸入测试腔的一端连接，升降台的朝向第二底壁的表面用于放置芯片。

在一些实施方式中，升降台包括第一升降部以及第二升降部，第一升降部连接于滑动组件的伸入测试腔的一端，并贴合设置避让槽的侧壁，且第一升降部设置有容纳腔，且第一升降部的远离避让槽的表面开设有通口，通口连通容纳腔；第二升降部滑动设置于容纳腔内，且第二升降部可以经通口至少部分伸出容纳腔；第二升降部电性连接中控单元，并用于放置芯片。

在一些实施方式中，第二升降部包括首部、中间部以及尾部，首部滑动设置于容纳腔内，并可以经通口至少部分伸出容纳腔；首部设置有第一安装腔，且首部的远离避让槽的表面设置有第一避让口；中间部滑动设置于第一安装腔内，并可以经第一避让口至少部分伸出第一安装腔；中间部开设有第二安装腔，且中间部的远离避让槽的表面设置有第二避让口；尾部滑动设置于第二安装腔内，并可以经第二避让口至少部分伸出第二安装腔。