[发明专利]一种视频SAR实时成像中CS算法的FPGA实现方法

说明书

本发明属于雷达成像信号和FPGA技术领域，具体涉及一种视频SAR实时成像中CS算法的FPGA实现方法。本发明包括：雷达回波数据采集；将数据整合存入1DDR3 SDRAM；将数据通过RAM数据选择模块输入至FFT模块进行方位向傅里叶变换；将FFT模块的输出数据进行补余距离徙动校正；将数据通过RAM数据选择模块送入FFT模块进行距离向傅里叶变换；将数据与距离压缩模块的因子相乘完成距离压缩；将数据进行距离向傅里叶逆变换并通过串并转换模块整合存入DDR3 SDRAM；将DDR3 SDRAM的数据进行方位压缩及相位校正；将复乘模块的输出数据输入FFT模块进行方位向傅里叶逆变换并取模输出。本发明能够在300MHz的时钟下，实现8k*8k*32bits的分辨率，成像速率高于5帧的实时成像。

技术领域

本发明属于雷达成像信号和FPGA技术领域，具体涉及一种视频SAR实时成像中CS算法的FPGA实现方法。

背景技术

合成孔径雷达(Synthetic Aperture Radar,SAR)具有全天时，全天候的工作特点以及高分辨的成像精度，其已经在多云雾地区遥感测图、军事侦察、国民经济建设等方面发挥着巨大作用。近些年来，随着硬件制造水平的快速发展，SAR实时成像系统设计收到越来越多的研究。而SAR成像信号处理过程中涉及到大数据量的传输和存储，由于成像处理过程中数据的访问需要在距离维和方位维之间进行切换，因此转置效率的高低直接关系到SAR成像信号处理的快慢。

目前DDR SDRAM(双倍速率同步动态随机存储器)由于存储量大，速度快，功耗低，成本低等优点在SAR成像信号处理中得到越来越多的应用，在早期基于DDR SDRAM的SAR成像处理系统中，多采用DSP作为主处理器进行运算，但随着要求的不断提高，DSP逐渐不能满足实时性的要求。如今FPGA能够快速完成FFT、IFFT、复数乘法加法等成像处理中常用的基本运算，因此基于FPGA的雷达成像算法具有极高的数据处理速率。

南京电子技术研究所吴沁文发表的论文“基于FPGA和DDR的高效率矩阵转置方法”将数据从行维上拆解，使原来的一行数据排成一个新的小矩阵以此来平衡读写效率。西安电子工程研究所刘晨等人发表的论文“基于DDR SDRAM的CTM算法与实现”提出最快列读取矩阵转置算法，首先接收两条方位向数据，将两条数据相间拼合写入到DDR SDRAM中，这种方法可以做到列数据顺序排列从而顺序读出。上述文献中的转置方法都是针对一路数据处理系统而设计的，且数据是按行或按列进行输入到相应子模块，然而在一些成像算法流程中需要多次数据转置，且在基于FPGA的实现方案中多是采用多路并行数据处理设计，这也将导致在数据处理过程中数据无法再按行或按列输入到相应子模块。

发明内容

针对上述问题，本发明提供了一种视频SAR实时成像中CS算法的FPGA实现方法。

本发明的技术方案为：

一种视频SAR实时成像中CS算法的FPGA实现方法，包括以下步骤：

a、雷达回波数据采集；

b、通过数据缓冲模块将数据整合存入第一DDR3 SDRAM和第二DDR3 SDRAM；具体为：数据缓冲模块将ADC采集的32bits回波数据通过FIFO整合为512bits传输至第一DDR3SDRAM和第二DDR3SDRAM中，当8192*8192*32bits的回波数据存入第一DDR3SDRAM后，下一帧数据传输至第二DDR3SDRAM，从而完成数据传输的乒乓操作；